Measurement-free Preparation of Surface-Code States with Digital-Analog Counterdiabatic Drivings
यह शोध पत्र एक डिजिटल-एनालॉग काउंटरडायैबेटिक ड्राइविंग पद्धति प्रस्तुत करता है जो निकट-अवधि (near-term) सुपरकंडक्टिंग आर्किटेक्चर पर सरफेस-कोड ग्राउंड स्टेट्स को कुशलतापूर्वक तैयार करने के लिए एडियाबेटिक गेज पोटेंशियल के संरचनात्मक गुणों का लाभ उठाती है, जो माप-मुक्त इनिशियलाइजेशन (measurement-free initialization) के लिए बेयर एडियाबेटिक इवोल्यूशन की तुलना में काफी बेहतर प्रदर्शन करती है और एंटेंगलिंग डेप्थ को एक क्रम (order of magnitude) तक कम करती है।
मूल पेपर CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/) के तहत लाइसेंस किया गया है। नीचे दिए गए पेपर की यह व्याख्या AI से तैयार की गई है। इसे लेखकों ने न तो लिखा है, न इसका समर्थन किया है। तकनीकी सटीकता के लिए मूल पेपर देखें। पूरा डिस्क्लेमर पढ़ें
क्वांटम कंप्यूटर उन समस्याओं को हल करने का वादा करते हैं जिन्हें हल करने में साधारण मशीनों को हजारों साल लग सकते हैं, लेकिन वे अत्यधिक नाजुक होते हैं। सूचना के जो बिट्स वे उपयोग करते हैं, जिन्हें क्वबिट (qubits) कहा जाता है, बाहरी दुनिया के साथ बहुत अधिक अंतःक्रिया करने या कोई गलती होने पर ही अपना नाजुक क्वांटम अवस्था खो देते हैं। इसे ठीक करने के लिए, वैज्ञानिक क्वांटम एरर करेक्शन (quantum error correction) नामक एक रणनीति का उपयोग करते हैं, जो सूचना को कई क्वबिट्स में फैला देती है ताकि यदि एक विफल हो जाए, तो अन्य सत्य को बनाए रख सकें। इसके लिए क्वबिट्स को एक विशिष्ट पैटर्न में व्यवस्थित करने और उन्हें सख्त नियमों के एक सेट के तहत एक-दूसरे के साथ सहमत होने के लिए मजबूर करने की आवश्यकता होती है। कंप्यूटर अपना काम शुरू करने से पहले, इसे इस पूर्ण, नियम का पालन करने वाली अवस्था में व्यवस्थित (initialize) किया जाना चाहिए। बिना यह जाने कि क्वबिट्स को मापने और सुधारने के लिए बीच में रुकना होगा, इसे तेजी से और सटीकता से करना आज उपयोगी मशीनें बनाने के लिए एक बड़ी बाधा है।
शोधकर्ताओं की एक टीम ने सुपरकंडक्टिंग क्वांटम प्रोसेसर, जो वर्तमान में कई प्रयोगशालाओं द्वारा उपयोग किए जाने वाले हार्डवेयर का प्रकार है, पर इन आवश्यक अवस्थाओं को तैयार करने का एक नया तरीका विकसित किया है। डिजिटल निर्देशों के एक लंबे क्रम का उपयोग करके चरण-दर-चरण जटिल अवस्था बनाने के बजाय, उन्होंने एक ऐसी विधि का उपयोग किया जो निरंतर, प्राकृतिक अंतःक्रियाओं को छोटे, सटीक डिजिटल समायोजनों के साथ मिलाती है। उनका दृष्टिकोण, जिसका विस्तृत कंप्यूटर सिमुलेशन में परीक्षण किया गया, पिछले तरीकों की तुलना में बहुत तेजी से और अधिक विश्वसनीयता के साथ आवश्यक क्वांटम पैटर्न को सफलतापूर्वक तैयार करता है, और वह भी बिना सिस्टम को मापने और सुधारने के लिए रोके। यह कार्य क्वांटम कंप्यूटरों को निरंतर जांच के भारी बोझ के बिना उनके कार्यों के लिए तैयार करने का एक व्यावहारिक मार्ग प्रदान करता है।
शोधकर्ताओं ने जिस चुनौती का सामना किया है उसे स्टेट प्रिपरेशन (state preparation) के रूप में जाना जाता है। क्वांटम त्रुटि सुधार के लिए डिज़ाइन किए गए क्वांटम कंप्यूटर में, क्वबिट्स को एक ग्रिड में व्यवस्थित किया जाना चाहिए जहाँ वे विशिष्ट समूहों, या "प्लैकेट" (plaquettes) के रूप में कार्य करते हैं। कंप्यूटर के काम करने के लिए, इन समूहों को एक ऐसी अवस्था में स्थिर होना चाहिए जहाँ वे सभी एक साझा गुण पर सहमत हों, जिसे भौतिक विज्ञानी 'स्टेबलाइजर कोड' (stabilator code) कहते हैं। सिस्टम को एक सरल शुरुआती बिंदु से जटिल लक्ष्य अवस्था तक धीरे-धीरे ले जाने का मानक तरीका 'एडियाबेटिक इवोल्यूशन' (adiabatic evolution) कहलाता है। हालाँकि, यदि यह प्रक्रिया बहुत धीमी है, तो कंप्यूटर अपनी क्वांटम सुसंगतता (coherence) पूरी होने से पहले ही खो देता है। यदि यह बहुत तेज है, तो सिस्टम भ्रमित हो जाता है और गलत अवस्था में समाप्त होता है। गति बढ़ाने के लिए, वैज्ञानिकों ने एक "काउंटरडियाबेटिक" (counterdiabatic) धक्का जोड़ने का प्रयास किया है, जो एक अतिरिक्त बल है जो बहुत तेजी से चलने के कारण होने वाले भ्रम को रद्द करता है। समस्या यह है कि इस अतिरिक्त बल के लिए आमतौर पर जटिल, बहु-क्वबिट अंतःक्रियाओं की आवश्यकता होती है जिसे वर्तमान हार्डवेयर सीधे तौर पर नहीं कर सकता है।
सुपरकंडक्टिंग सर्किटों के साथ काम करने वाले इस अध्ययन के लेखकों ने इन जटिल धक्कों को अपने हार्डवेयर की मूल क्षमताओं का उपयोग करके उत्पन्न करने का एक तरीका खोजा। उनके प्रोसेसर स्वाभाविक रूप से क्वबिट्स को उनके निकटतम पड़ोसियों के साथ एक विशिष्ट, निरंतर तरीके से अंतःक्रिया करने की अनुमति देते हैं। शोधकर्ताओं ने महसूस किया कि प्राकृतिक अंतःक्रियाओं से पहले और बाद में क्वबिट्स पर छोटे, निश्चित डिजिटल रोटेशन लागू करके, वे काउंटरडियाबेटिक पुश के लिए आवश्यक जटिल, बहु-क्वबिट बलों को बनाने के लिए इन सरल अंतःक्रियाओं को "ड्रेस" (dress) कर सकते हैं। उन्होंने जटिल बल को शून्य से बनाने की कोशिश नहीं की; इसके बजाय, उन्होंने हार्डवेयर के प्राकृतिक भौतिकी को भारी काम करने दिया, और डिजिटल चरणों का उपयोग केवल परिणाम को निर्देशित करने के लिए किया। इस डिजिटल-एनालॉग हाइब्रिड पद्धति ने उन्हें अपने चिप्स पर उपलब्ध दो-क्वबिट कनेक्शनों का उपयोग करके आवश्यक चार-क्वबिट सहसंबंधों (correlations) को बनाने की अनुमति दी।
अपने विचार का परीक्षण करने के लिए, टीम ने 2-बाय-3 व्यवस्था से लेकर 4-बाय-4 वर्ग तक के क्वबिट ग्रिड पर इस प्रक्रिया का सिमुलेशन किया, जो बड़े क्वांटम एरर-करेक्टिंग कोड के निर्माण खंडों का प्रतिनिधित्व करते हैं। उन्होंने अपने नए डिजिटल-एनालॉग पद्धति की तुलना दो अन्य दृष्टिकोणों से की: एक शुद्ध डिजिटल पद्धति जो हर चरण को शून्य से बनाने की कोशिश करती है, और एक मानक एडियाबेटिक पद्धति जो बिना किसी अतिरिक्त पुश के धीरे-धीरे चलती है। इन सिमुलेशन में, नई पद्धति अत्यधिक प्रभावी सिद्ध हुई। इसने बहुत कम समय में उच्च स्तर की सटीकता के साथ सही लक्ष्य अवस्था प्राप्त की, और इसने शुद्ध डिजिटल पद्धति के प्रदर्शन के लगभग बराबर प्रदर्शन किया, लेकिन इसमें बहुत कम जटिल ऑपरेशन का उपयोग किया गया। महत्वपूर्ण रूप से, इसने मानक धीमी पद्धति को बहुत पीछे छोड़ दिया, जो समान संक्षिप्त समय सीमा के भीतर सही अवस्था तक पहुँचने में विफल रही।
शोधकर्ताओं ने यह भी परीक्षण किया कि उनका तरीका तब कैसा व्यवहार करता है जब हार्डवेयर दोषपूर्ण होता है, जो वास्तविक जीवन में हमेशा होता है। उन्होंने एक यथार्थवादी शोर (noise) मॉडल पेश किया, जो वास्तविक सुपरकंडक्टिंग उपकरणों में होने वाली छोटी त्रुटियों और सिग्नल हानि का अनुकरण करता है। इन शोर वाली स्थितियों में, शुद्ध डिजिटल पद्धति संघर्ष करती रही क्योंकि उसके निर्देशों के लंबे क्रम ने बहुत सारी गलतियाँ जमा कर लीं। मानक धीमी पद्धति भी लक्ष्य अवस्था तक पहुँचने में विफल रही। हालाँकि, डिजिटल-एनालॉग दृष्टिकोण मजबूत बना रहा। डिजिटल गेट्स की लंबी श्रृंखलाओं के बजाय हार्डवेयर की प्राकृतिक अंतःक्रियाओं पर भरोसा करके, इसने उन त्रुटियों से बचाव किया जो अन्य पद्धतियों को प्रभावित कर रही थीं। जबकि एक पद्धति जो त्रुटियों की जाँच करने और उन्हें ठीक करने के लिए माप (measurements) का उपयोग करती है, उच्चतम संभव सटीकता प्राप्त करती है, यह नई डिजिटल-एनालॉग तकनीक बिना किसी माप, रीसेट ऑपरेशन या क्लासिकल कंप्यूटिंग के हस्तक्षेप के, उस प्रदर्शन के काफी करीब पहुँच गई।
यह कार्य यह प्रदर्शित करता है कि क्वांटम हार्डवेयर के नियंत्रण को सरल बनाने के लिए एरर-करेक्टिंग कोड की ज्यामिति का उपयोग किया जा सकता है। प्रोसेसर के प्राकृतिक कनेक्शनों के साथ आवश्यक क्वांटम अवस्था की संरचना का मिलान करके, शोधकर्ता आवश्यक जटिल बलों को कुशलतापूर्वक संश्लेषित करने में सक्षम रहे। उनके सिमुलेशन ने दिखाया कि जैसे-जैसे क्वबिट का ग्रिड बड़ा होता जाता है, यह पद्धति अच्छी तरह से स्केल करती है, जिसमें डिजिटल चरणों की जटिलता में केवल एक प्रबंधनीय वृद्धि की आवश्यकता होती है। मुख्य निष्कर्ष यह है कि सामान्य वर्कफ़्लो को उलटकर—पहले यह पहचानना कि हार्डवेयर स्वाभाविक रूप से क्या कर सकता है, और फिर उन क्षमताओं के इर्द-गिर्द नियंत्रण रणनीति को डिजाइन करना—वैज्ञानिक क्वांटम एरर करेक्शन के लिए आवश्यक अवस्थाओं को बहुत अधिक प्रभावी ढंग से तैयार कर सकते हैं। यह क्वांटम कंप्यूटरों को आरंभ करने के लिए एक स्पष्ट, माप-मुक्त मार्ग प्रदान करता है, जो जटिल एल्गोरिदम चलाने के लिए मशीनों के निर्माण की दिशा में एक महत्वपूर्ण कदम है।
अपने क्षेत्र के पेपरों की भीड़ में उलझे हुए हैं?
आपके रिसर्च कीवर्ड से मेल खाने वाले सबसे नए और अलग सोच वाले पेपरों का रोज़ाना Digest पाएँ—तकनीकी सारांश के साथ, आपकी भाषा में।