Measuring the entanglement-breaking index of a qubit collision channel on a quantum processor: protocol and worked example

तकनीकी सारांश: एक क्यूबिट कोलिजन चैनल के एंटैंगलमेंट-ब्रेकिंग इंडेक्स को मापना

समस्या विवरण
एंटैंगलमेंट-ब्रेकिंग (EB) इंडेक्स, $n_{EB}(\Phi)$, एक क्वांटम चैनल $\Phi$ के लिए आवश्यक स्व-संयोजन (self-compositions) की वह न्यूनतम संख्या ($n$) है, जो किसी भी संदर्भ प्रणाली (reference system) के साथ सभी एंटैंगलमेंट को नष्ट कर देती है। हालांकि अंततः EB बनने वाले चैनलों के सैद्धांतिक गुणों का गहन अध्ययन किया गया है, लेकिन प्रायोगिक सत्यापन सीमित रहा है। पूर्व कार्य (क्यूवास एट अल.) ने एक विशिष्ट फोटोनिक चैनल के लिए इंडेक्स 2 स्थापित किया था, लेकिन उन्होंने बड़े इंडेक्स के लिए स्कैन नहीं किया और न ही सिंगल-राउंड मैप्स के संयोजन के विरुद्ध डायरेक्ट मल्टी-राउंड मापों की तुलना की। इसके अतिरिक्त, मौजूदा प्रायोगिक रिकॉर्ड में $n$-राउंड चैनल को सीधे स्कैन करके इंडेक्स 2 से अधिक खोजने का कोई प्रोटोकॉल उपलब्ध नहीं है।

कार्यप्रणाली
यह शोध पत्र एक प्रोग्रामेबल क्वांटम प्रोसेसर पर क्यूबिट चैनलों के लिए $n_{EB}$ को सीधे मापने के लिए एक प्रोटोकॉल प्रस्तावित करता है, जिन्हें कोलिजन मॉडल के रूप में साकार किया गया है। सिस्टम क्यूबिट अनुक्रमिक एंसिलस (bath) के साथ इंटरैक्ट करता है, जिन्हें एक ज्ञात आधार (basis) में डायगोनल अवस्थाओं में तैयार किया गया है। कार्यप्रणाली चार प्रमुख तकनीकी घटकों पर आधारित है:

1. वेटिंग (Weighting) के माध्यम से सटीक बाथ प्रोग्रामिंग: भौतिक रूप से मिश्रित अवस्थाओं (mixed states) को तैयार करने के बजाय, यह प्रोटोकॉल एंसिलस के लिए शुद्ध आधार अवस्थाओं (pure basis states) को तैयार करता है और विश्लेषण चरण में वांछित मिश्रित बाथ अवस्था $\tau(p)$ को पुनर्गठित करता है। विभिन्न एंसिलर कॉन्फ़िगरेशन ($b$) के मापन परिणामों को उनकी सटीक प्रायिकता $w_p(b)$ के अनुसार वेट करने से, बाथ पोलराइजेशन $p$ को बिना सैंपलिंग त्रुटि के सेट किया जाता है (लेम्मा 1)।
2. डायरेक्ट मल्टी-राउंड टोमोग्राफी: यह प्रोटोकॉल विभिन्न $n$ के लिए $n$-राउंड चैनल पर सिंगल-क्यूबिट प्रोसेस टोमोग्राफी करता है। इसके लिए किसी संदर्भ क्यूबिट की आवश्यकता नहीं होती है; इसके बजाय, यह चैनल के एफाइन पेयर (affine pair) $(A_n, c_n)$ को पुनर्गठित करता है और आंशिक रूप से ट्रांसपोज़्ड चोई मैट्रिक्स (partially transposed Choi matrix) के न्यूनतम आइजनवैल्यू, $\lambda_{\min}$, की गणना करता है।
3. सांख्यिकीय निर्णय नियम: रीडिंग को पांच मानक विचलन ($5\sigma$) के थ्रेशोल्ड पर प्री-रजिस्टर्ड किया जाता है। एक चैनल को वर्गीकृत किया जाता है:
   • NPT (नॉन-पॉजिटिव पार्शियल ट्रांसपोज़): $\lambda_{\min} \le -5\sigma$ (एंटैंगलमेंट संरक्षित है)।
   • PPT (पॉजिटिव पार्शियल ट्रांसपोज़): $\lambda_{\min} \ge 5\sigma$ (एंटैंगलमेंट टूट गया है)।
   • अनरिज़ॉल्व्ड (Unresolved): दोनों थ्रेशोल्ड के बीच।
     ड्यू टू ईबी चैनलों के आदर्श गुण के कारण, रीडिंग का क्रम मोनोटोनिक होना चाहिए (NPT $n_{EB}-1$ तक, फिर PPT)। एक नॉन-मोनोटोनिक क्रम मेमोरी प्रभाव या सर्किट विसंगतियों को दर्शाता है।
4. कंसिस्टेंसी चेक (कंपोज्ड बनाम डायरेक्ट): प्रोटोकॉल सिंगल-राउंड मैप के मापे गए संयोजन (रीसेट एरर्स के समायोजन के साथ) के विरुद्ध $n$-राउंड चैनल के डायरेक्ट मेजरमेंट की तुलना करता है। यह कोलिजन मॉडल में निहित मार्कोवियन धारणा का परीक्षण करता है।

प्रमुख योगदान

• प्रोटोकॉल डिज़ाइन: डायगोनल एंसिलस वाले किसी भी क्यूबिट कोलिजन चैनल के लिए $n_{EB}$ को सीधे मापने की एक व्यावहारिक विधि, जिसमें क्यूब्स को पुनः उपयोग करने के लिए मिड-सर्किट रीसेट का उपयोग किया गया है।
• नॉइज़ विश्लेषण: यह विस्तृत लक्षण वर्णन कि डिपोलराइजिंग नॉइज़ और एंसिल रिसेट एरर्स निर्णय मार्जिन (decision margins) को कैसे प्रभावित करते हैं। लेखक प्रदर्शित करते हैं कि नॉइज़ आमतौर पर NPT पक्ष को "खाती" है (एंटैंगलमेंट का पता लगाना कठिन बनाती है) जबकि PPT पक्ष को "मोटा" (thickening) करती है, जिससे शॉट्स के बजटिंग की सावधानीपूर्वक आवश्यकता होती है।
• पायलट नियम: एक डायनेमिक शॉट-एलोकेशन रणनीति जहाँ एक पायलट रन सिंगल-राउंड मैप्स और रिसेट एरर्स को मापता है ताकि बाद के राउंड्स के लिए आवश्यक शॉट्स का अनुमान लगाया जा सके, जिससे यह सुनिश्चित होता है कि प्रयोग प्रोसेसर टाइम बजट के भीतर रहे और सांख्यिकीय सार्थकता सुरक्षित रहे।
• पूर्व कार्य का सुधार: यह पेपर (arXiv:2609.09350v2) के विशिष्ट दावों को सुधारता है, जिसमें हेवी-हेक्स कंपाइलेशन के लिए गेट काउंट (प्रति राउंड 8 CZ गेट, न कि 10) और यह स्पष्टीकरण शामिल है कि इंडेक्स 2 पहले मापा गया था, हालांकि बड़े इंडेक्स को अभी तक नहीं खोजा गया था।

उदाहरण और परिणाम
प्रोटोकॉल का प्रदर्शन एक तीन-क्यूबिट फीडबैक लूप पर किया गया है जिसे हेवी-हेक्स सुपरकंडक्टिंग प्रोसेसर (IBM Kingston) के लिए संकलित किया गया है।

• लक्ष्य: तीन प्रमाणित आदर्श इंडेक्स लक्षित किए गए थे: X-बाथ ($p=1$) के लिए $n_{EB}=3$, और Z-बाथ ($p=1$) तथा अनपोलराइज्ड बाथ ($p=0$) के लिए $n_{EB}=2$।
• सिमुलेशन: FakeKingston नॉइज़ मॉडल (नोमिनल और स्ट्रेस्ड दोनों परिदृश्य) का उपयोग करके सिमुलेशन किए गए।
  • नोमिनल परिदृश्य में, पायलट ने $n=3$ पर X-बाथ के लिए एक कमजोर PPT रीडिंग की पहचान की, जिससे शॉट्स को बढ़ाकर 16,384 करने का निर्देश मिला। अंतिम परिणाम ने सफलतापूर्वक इंडेक्स 3 को रिकवर किया।
  • स्ट्रेस्ड परिदृश्य में (उच्च डिपोलराइजेशन और रिसेट एरर्स), प्रोटोकॉल ने शॉट बढ़ाने के बिना तीनों इंडेक्स ($3, 2, 2$) को रिकवर किया, क्योंकि नॉइज़ ने PPT मार्जिन को मोटा कर दिया था।
• कंसिस्टेंसी: "कंपोज्ड बनाम डायरेक्ट" टेस्ट ने कोई महत्वपूर्ण विचलन नहीं दिखाया ($|D_n| < 2.1\sigma$), जो मापे गए राउंड्स की मेमोरीलेस प्रकृति की पुष्टि करता है।
• लागत: पूरे रन के लिए अनुमानित प्रोसेसर समय कुछ सौ सेकंड (पायलट रेज़ सहित लगभग 397 सेकंड) है।

महत्व और दावे
पेपर का दावा है कि यह पहला ऐसा प्रोटोकॉल प्रदान करता है जो सिंगल-राउंड टू-राउंड मेजरमेंट से अनुमान लगाने के बजाय, राउंड्स के डायरेक्ट स्कैन के माध्यम से 2 से बड़े एंटैंगलमेंट-ब्रेकिंग इंडेक्स को खोजने में सक्षम है। यह इस बात पर जोर देता है कि विधि विशिष्ट नॉइज़ प्रकारों (डिपोलराइजेशन, रिसेट एरर्स) के प्रति रोबस्ट है, बशर्ते कि "कंपोज्ड बनाम डायरेक्ट" टेस्ट पास हो जाए।

लेखक विनम्रतापूर्वक नोट करते हैं कि हालांकि प्रोटोकॉल वर्तमान हार्डवेयर पर निष्पादन के लिए तैयार है, लेकिन "सर्टिफाइड आइडियल इंडेक्स" हार्डवेयर के लिए पास/फेल मानदंड के बजाय तुलनात्मक मानों के रूप में कार्य करते हैं, क्योंकि कोहेरेंट एरर्स इंडेक्स को किसी भी दिशा में शिफ्ट कर सकते हैं। पेपर निष्कर्ष निकालता है कि हालांकि मशीनरी सैद्धांतिक रूप से टाइम-डिपेंडेंट बाथ या "थर्मल वैलीज़" (जहाँ मध्यवर्ती पोलराइजेशन पर एंटैंगलमेंट तेजी से टूटता है) में काम कर सकती है, लेकिन ऐसे जटिल परिदृश्यों के लिए शॉट की आवश्यकता (संभावित रूप से $>10^5$ शॉट्स प्रति सेटिंग) वर्तमान में उन्हें निकट भविष्य के माप से बाहर रखती है, जो भविष्य की हार्डवेयर क्षमताओं के लिए एक मानचित्र के रूप में कार्य करती है।