77 articoli
Il paper presenta GOMA, un framework di mappatura globale ottimale per acceleratori spaziali basato su un modello analitico geometrico, che garantisce la ricerca della soluzione migliore con una complessità di valutazione costante, migliorando significativamente l'efficienza energetica e riducendo i tempi di esplorazione rispetto agli approcci esistenti.
Questo paper propone un approccio di pre-elaborazione guidato dalla fisica per la stima della posa umana tramite onde millimetriche, che sostituendo i moduli basati sui dati con modelli espliciti delle correlazioni fisiche e della cinematica umana, riduce drasticamente i parametri e il costo computazionale mantenendo un'accuratezza competitiva e abilitando il deployment in tempo reale su Raspberry Pi.
Questo lavoro presenta un'architettura di capacità innovativa e un'implementazione FPGA che, disaggregando il sistema operativo Zephyr in componenti isolati, garantisce la sicurezza dei dispositivi embedded senza richiedere modifiche hardware alle periferiche e rendendo tutti i componenti software a runtime non attendibili.
Il documento propone un framework di pianificazione e scheduling a due livelli gestito dal sistema operativo quantistico per ottimizzare l'uso degli acceleratori classici nei decoder di correzione degli errori, riducendo i requisiti hardware del 10-40% e affrontando le fluttuazioni imprevedibili della domanda computazionale.
Questo documento presenta una visione comunitaria per identificare e prioritizzare le opportunità di ricerca e sviluppo nei sistemi hardware basati sull'intelligenza artificiale e nel loro utilizzo nella fisica delle particelle, al fine di affrontare le sfide poste dai futuri esperimenti caratterizzati da volumi di dati senza precedenti e ambienti operativi estremi.
Il paper presenta RedFuser, un framework automatico che ottimizza le prestazioni degli acceleratori AI fondendo in un singolo ciclo le operazioni di riduzione concatenate, superando i limiti dei compilatori esistenti e raggiungendo velocità fino a 5 volte superiori.
Questo articolo presenta dmaplane, un modulo del kernel Linux che orchestra la gestione dei buffer a livello di sistema per ottimizzare i percorsi dei dati nell'IA, abilitando funzionalità avanzate come la condivisione cross-device tramite dma-buf, il controllo di flusso basato su crediti e l'inferenza disaggregata end-to-end su RDMA.
Questo studio presenta una valutazione trasversale dell'inferenza di LLM su GPU AMD Instinct MI325X, dimostrando che l'ottimizzazione consapevole dell'architettura è fondamentale per massimizzare il throughput e la stabilità, evidenziando come modelli MoE+MLA e GQA richiedano configurazioni specifiche del runtime AITER e blocchi di cache diversi per raggiungere prestazioni competitive.
Il paper introduce HTM-EAR, un sistema di memoria gerarchica che combina memoria di lavoro basata su HNSW e archiviazione a lungo termine con un routing ibrido e meccanismi di evizione consapevoli dell'importanza, dimostrando di preservare l'accuratezza delle query attive e di gestire efficacemente il contesto limitato anche in condizioni di saturazione estrema.
Questo articolo di posizione inquadra la memoria dei sistemi multi-agente come un problema di architettura informatica, proponendo una gerarchia a tre livelli e identificando la coerenza della memoria come la sfida aperta più critica per garantire sistemi scalabili e affidabili.
Questo articolo propone l'utilizzo di un pool di memoria CXL per archiviare la memoria engramma condizionale nei grandi modelli linguistici, integrandolo in SGLang per ottenere prestazioni end-to-end vicine a quelle della DRAM e offrire una soluzione di storage scalabile ed economica senza compromettere l'inferenza.
Il paper propone un paradigma di "sparsità morbida" basato su un proxy hardware efficiente dei bit più significativi, integrato come istruzione RISC-V, che riduce drasticamente le operazioni MAC e il consumo energetico nelle CNN senza compromettere l'accuratezza, superando di cinque volte le tecniche tradizionali di skipping degli zeri.
Questo articolo presenta la quantizzazione K-Means a soppressione dei bordi (BS-KMQ), un nuovo metodo di quantizzazione non lineare che riduce i requisiti di risoluzione degli ADC e migliora l'efficienza energetica e le prestazioni nei sistemi di calcolo in memoria, ottenendo significativi guadagni di velocità ed energia rispetto alle tecniche esistenti.
Questo articolo presenta un'architettura FPGA pipeline ottimizzata per la ricerca del vettore di spostamento nello strumento Intra Pattern Copy di JPEG XS, che raggiunge una velocità di elaborazione di 38,3 Mpixels/s con un consumo di 277 mW, facilitando così l'implementazione hardware pratica di questa tecnica di compressione.
Questo articolo presenta un'architettura di riferimento e una roadmap per i supercomputer centrati sul quantum (QCSC), sistemi co-progettati che integrano unità di elaborazione quantistica, GPU e CPU per superare le limitazioni attuali e accelerare la scoperta di algoritmi ibridi in ambiti come la chimica e la scienza dei materiali.
Questo articolo deriva stime teoriche sui limiti inferiori del consumo energetico per ottimizzatori neuromorfici basati sull'apprendimento in memoria, analizzando la termodinamica fuori equilibrio per determinare l'efficienza energetica in funzione di operazioni, dimensioni del modello, velocità di convergenza e precisione.
Il paper introduce "Linear Layouts", un approccio innovativo che modella le disposizioni dei tensori tramite algebra lineare su per generare codice efficiente, offrire definizioni generiche e conversioni flessibili, riducendo l'errore umano e i costi computazionali nell'integrazione con Triton.
Questo lavoro propone una macchina di Ising digitale basata su SRAM e compute-in-memory che riformula la verifica della robustezza delle reti neurali binarie come un problema di ottimizzazione QUBO, ottenendo proiettati significativi in termini di accelerazione e efficienza energetica rispetto alle implementazioni CPU tradizionali.
LUMINA è un framework di esplorazione architetturale GPU guidato da modelli linguistici (LLM) che, attraverso l'analisi automatizzata dei colli di bottiglia e l'auto-correzione delle regole di ottimizzazione, identifica in modo efficiente design superiori rispetto all'A100 con un costo di ricerca drasticamente inferiore rispetto ai metodi tradizionali e basati su machine learning.
Il paper presenta un acceleratore FPGA che risolve il collo di bottiglia di memoria nella decodifica di Gated DeltaNet mantenendo lo stato ricorrente persistente nella memoria on-chip, ottenendo così una velocità 4,5 volte superiore e un'efficienza energetica fino a 60 volte migliore rispetto alle GPU.