Closing the Loop: Resource-aware Hybrid NAS Guided by Analytical and Hardware-Calibrated Quantum Cost Modeling

1. Il Problema

Le Reti Neurali Ibride Quantistiche-Classiche (HQNN) integrano circuiti quantistici con strati classici, ma la loro ottimizzazione tramite Neural Architecture Search (NAS) incontra ostacoli fondamentali:

• Inadeguatezza delle metriche tradizionali: Le metriche standard per le reti classiche, come le operazioni in virgola mobile (FLOPs), falliscono nel modellare i costi delle operazioni quantistiche. I simulatori quantistici spesso trattano i layer quantistici come "scatole nere" o calcolano overhead di simulazione classica che non riflettono il vero costo hardware.
• Limiti dei simulatori e hardware reale: Addestrare circuiti quantistici su dispositivi reali (NISQ) richiede migliaia di esecuzioni, rendendo la ricerca diretta impraticabile. I simulatori classici, d'altro canto, non catturano fattori critici come la connettività limitata dei qubit, la durata dei gate, il rumore e la decoerenza.
• Mancanza di un modello unificato: Non esiste un modo coerente per confrontare il costo computazionale di strati classici (basati su FLOPs) e strati quantistici (basati su tempi di gate e rumore) all'interno di un unico processo di ottimizzazione.

2. Metodologia

Gli autori propongono un approccio in due fasi: la creazione di un modello di costo analitico unificato e la sua integrazione in un framework di ricerca architetturale.

A. Modellazione dei Costi (Time-Based Cost Modeling)

L'obiettivo è esprimere sia il costo classico che quello quantistico in una singola unità fisica: il tempo (secondi).

1. Modello di Costo Classico:

   • Utilizza un modello di riferimento per calcolare il throughput del dispositivo ($\Phi_{device}$ in FLOPs/sec).
   • Converte il conteggio FLOPs di un candidato in tempo di esecuzione stimato ($T_{classical}$), permettendo un confronto hardware-specifico.

2. Modello di Costo Quantistico Analitico (Il contributo centrale):

   • Non esegue il circuito sull'hardware, ma stima il tempo di esecuzione basandosi su dati di calibrazione in tempo reale del backend (es. IBM Quantum).
   • Il modello calcola il tempo totale ($T_{quantum}$) sommando:
     • Tempo di esecuzione dei gate: Basato sulla durata calibrata dei gate a 1 e 2 qubit.
     • Overhead di routing: Costo aggiuntivo dovuto all'inserimento di gate SWAP necessari per soddisfare la connettività limitata dell'hardware (trasformazione da circuito logico a fisico).
     • Overhead di affidabilità (Rumore): Un fattore di penalità statistico $(1 - p_{fail})^{-1}$ che tiene conto degli errori dei gate e della decoerenza. Poiché il rumore riduce la frazione di risultati utili, sono necessari più "shot" (esecuzioni) per ottenere un campione accurato, aumentando il tempo effettivo.
     • Valutazione del gradiente: Include il costo del parameter-shift rule, che richiede due valutazioni del circuito per ogni parametro.

B. Framework Hyb-HANAS

Sulla base di questi modelli, gli autori introducono Hyb-HANAS, un framework di Neural Architecture Search hardware-consapevole:

• Algoritmo: Utilizza NSGA-II (Non-dominated Sorting Genetic Algorithm II) per l'ottimizzazione multi-obiettivo.
• Obiettivi: Minimizzare contemporaneamente:
  1. L'errore di validazione (massimizzare l'accuratezza).
  2. Il costo hardware totale (tempo classico + tempo quantistico).
  3. Il numero totale di parametri.
• Modalità di ricerca: Supporta sia una ricerca "a CNN fissa" (ottimizzando solo il layer quantistico) sia una ricerca "ibrida completa" (co-adattando CNN e layer quantistici).
• Emulazione Hardware-in-the-Loop: I modelli vengono addestrati su simulatori efficienti (per il gradiente), ma il costo hardware viene stimato analiticamente usando i dati reali del backend, evitando l'uso costoso e lento di dispositivi quantistici reali durante la fase di ricerca.

3. Contributi Chiave

1. Identificazione dei limiti dei FLOPs: Dimostrazione empirica che i FLOPs sono una metrica fuorviante per le HQNN, poiché non catturano le variazioni di costo dei layer quantistici (che possono apparire come linee verticali nei grafici di Pareto).
2. Modello di Costo Quantistico Calibrato: Un modello analitico che integra dati di calibrazione reali (durata gate, mappe di accoppiamento, errori) per stimare il tempo di esecuzione e l'inefficienza di campionamento dovuta al rumore.
3. Metrica Unificata Temporale: La conversione di FLOPs e costi quantistici in secondi permette un confronto diretto e equo tra i due domini.
4. Framework Hyb-HANAS: Un sistema di NAS che trova architetture Pareto-ottimali bilanciando accuratezza, parametri e costo hardware reale, senza bisogno di eseguire i circuiti sull'hardware fisico durante la ricerca.
5. Analisi delle Trade-off: Dimostrazione di come la co-adattazione tra componenti classici e quantistici possa mitigare i costi hardware (es. una CNN più profonda può permettere l'uso di circuiti quantistici più semplici e meno costosi).

4. Risultati

• Validazione del Modello: Il modello analitico è stato confrontato con il scheduler di Qiskit di IBM. I tempi stimati mostrano una forte correlazione, con una leggera sovrastima dovuta al fatto che il modello analitico include tutte le durate fisiche dei gate, mentre Qiskit talvolta considera alcune rotazioni a tempo zero.
• Ricerca con CNN Fissa: In questo scenario, l'ottimizzazione si concentra solo sul design quantistico. Si osserva che circuiti più profondi e complessi (più qubit, più entanglement) portano a costi hardware significativamente più alti a causa dell'aumento dell'overhead di routing e delle penalità di affidabilità, senza sempre garantire guadagni di accuratezza proporzionali.
• Ricerca con CNN Variabile (Co-adattazione): Quando sia la parte classica che quella quantistica vengono ottimizzate, emerge un fronte di Pareto più ricco. Il sistema tende a trovare soluzioni dove una maggiore capacità di estrazione delle feature della CNN classica compensa la necessità di circuiti quantistici complessi, portando a architetture complessive più efficienti e con costi hardware ridotti.
• Analisi di Ablazione: La scomposizione del costo quantistico rivela che, all'aumentare della complessità del circuito, l'overhead di routing (gate SWAP aggiuntivi) e le penalità di affidabilità (rumore) diventano i fattori dominanti nel costo totale, superando spesso il tempo di esecuzione dei gate logici originali.

5. Significato e Impatto

Questo lavoro chiude il "circolo" tra la progettazione architetturale di alto livello e i vincoli fisici reali dell'hardware quantistico.

• Praticità: Permette di progettare HQNN ottimizzate per l'hardware NISQ attuale senza dover eseguire costose ricerche su dispositivi reali.
• Generalizzabilità: Il modello di costo analitico non è limitato al NAS; può essere applicato al benchmarking dell'hardware quantistico, alla valutazione dei compilatori e alla stima dei tempi di addestramento.
• Futuro della QML: Sposta il paradigma dalla semplice ottimizzazione dell'accuratezza a un'ottimizzazione olistica che considera la fattibilità hardware, guidando la comunità verso architetture ibride realmente scalabili e robuste al rumore.