🤖 machine learning

Event-triggered Implicit Perturbation for Zeroth-Order Fine-Tuning of Spiking Transformers

Questo articolo propone un'architettura di perturbazione implicita attivata da eventi (IPZO) per il fine-tuning di ordine zero di Spiking Transformer su acceleratori di calcolo in-memory, la quale elimina le costose operazioni di read-modify-write e riduce l'overhead hardware generando perturbazioni solo per i pesi attivati dagli spike e impiegando uno schema di ricombinazione XOR per mantenere un'accuratezza paragonabile ai generatori di numeri casuali basati su software.

Autori originali: Tengteng Lei, Prabodh Katti, Rashi Dutt, Houssem Sifaou, Tan Peng, Osvaldo Simeone, Kai Xu, Bipin Rajendran

Pubblicato 2026-08-24

📖 4 min di lettura☕ Lettura da pausa caffè

CC BY 4.0

Autori originali: Tengteng Lei, Prabodh Katti, Rashi Dutt, Houssem Sifaou, Tan Peng, Osvaldo Simeone, Kai Xu, Bipin Rajendran

Articolo originale sotto licenza CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/). ✨ Questa è una spiegazione generata dall'IA dell'articolo qui sotto. Non è stata scritta né approvata dagli autori. Per precisione tecnica, consulta l'articolo originale. Leggi il disclaimer completo

Nel mondo in rapida evoluzione dell'intelligenza artificiale, un tipo specifico di programma informatico noto come transformer è diventato la forza dominante, alimentando tutto, dalla traduzione linguistica al riconoscimento delle immagini. Questi sistemi sono incredibilmente potenti ma anche incredibilmente affamati di energia e memoria, richiedendo spesso enormi data center per funzionare. Per portare questa intelligenza su dispositivi più piccoli e quotidiani come smartphone o sensori, gli ingegneri si sono rivolti a un approccio diverso ispirato al cervello umano: le reti neurali spiking. A differenza dei programmi tradizionali che elaborano le informazioni in modo continuo, queste reti operano su eventi, attivandosi solo quando necessario, il che le rende naturalmente efficienti. Tuttavia, insegnare a queste reti nuove attività direttamente sul dispositivo è stato un problema ostico. Il metodo standard per addestrarle, che consiste nel calcolare come regolare ogni singola connessione della rete, è troppo complesso e dispendioso in termini di memoria per i piccoli chip. Esiste un'alternativa più semplice, una che stima come migliorare il sistema applicando minuscoli accenni casuali alle sue connessioni e osservando se il risultato migliora, ma questo metodo presenta i suoi severi ostacoli hardware che lo hanno reso poco pratico.

Un team di ricercatori ha ora progettato una nuova architettura che supera questi ostacoli, permettendo a queste reti efficienti di tipo cerebrale di apprendere direttamente su chip informatici specializzati senza dover riscrivere costantemente la loro memoria interna. La sfida principale che hanno affrontato è stata che il modo standard di applicare questi accenni casuali richiede che il chip legga ripetutamente le sue informazioni memorizzate, le modifichi e le riscriva. Questo processo, noto come read-modify-write (leggi-modifica-scrivi), è lento e consuma la batteria, annullando di fatto il risparmio energetico per cui i chip specializzati erano stati progettati. Inoltre, generare l'enorme quantità di numeri casuali necessari per questi accenni per ogni singola connessione della rete richiederebbe un generatore di numeri casuali così grande da occupare più spazio della memoria stessa. I ricercatori hanno proposto un espediente astuto: invece di cambiare direttamente i pesi memorizzati, iniettano le variazioni casuali nel processo di calcolo stesso, proprio dove i numeri vengono sommati. Questo mantiene i pesi memorizzati intatti e stazionari, preservando l'efficienza del chip.

Per far sì che questo funzioni, il team ha costruito un'unità specializzata che genera questi accenti casuali solo per le parti della rete che sono effettivamente attive in un dato momento. Poiché queste reti simili al cervello sono naturalmente sparse, il che significa che la maggior parte delle loro connessioni è silente in un singolo istante, questa unità deve essere solo una frazione della dimensione dell'intera rete. Tuttavia, riutilizzare semplicemente lo stesso piccolo insieme di numeri casuali per diverse parti della rete crea un problema nascosto: gli accenti diventano troppo simili tra loro, causando il blocco del processo di apprendimento o rendendolo impreciso. Per risolvere questo, i ricercatori hanno introdotto uno schema di miscelazione che combina questi numeri riutilizzati in un modo specifico basato sulla loro posizione, garantendo che ogni parte della rete riceva un accento unico e indipendente. Questo processo di miscelazione, che chiamano ricombinazione XOR guidata dall'indirizzo, ripristina l'indipendenza statistica necessaria affinché il sistema apprenda efficacemente.

Quando il team ha testato questo nuovo design, i risultati sono stati sorprendenti. In simulazioni e test hardware utilizzando un processo di produzione di chip standard, il loro sistema ha raggiunto la stessa alta precisione dei metodi basati su software che utilizzano numeri casuali perfetti e indipendenti. Al contrario, una versione più semplice che si limitava a riutilizzare i numeri casuali senza lo schema di miscelazione è fallita significativamente, perdendo quasi dieci punti percentuali di accuratezza nei compiti di riconoscimento delle immagini e richiedendo molto più tempo per l'apprendimento. Il nuovo design si è dimostrato anche straordinariamente efficiente dal punto di vista energetico. Poiché evita il costoso processo di riscrittura della memoria, consuma meno della metà dell'energia rispetto al metodo tradizionale nelle impostazioni tipiche. Nonostante la nuova unità di miscelazione aggiunga una piccola quantità di hardware extra, la velocità con cui il sistema apprende significa che l'energia totale utilizzata durante l'intero processo di addestramento è ridotta della metà rispetto al metodo di riutilizzo più semplice. Questo lavoro dimostra che spostando le regolazioni casuali dall'area di archiviazione all'area di calcolo e utilizzando una tecnica di miscelazione intelligente, è possibile addestrare complessi modelli di IA ispirati al cervello direttamente su hardware con vincoli energetici, aprendo la strada a dispositivi più intelligenti e adattivi capaci di apprendere in movimento.

Riepilogo Tecnico: Perturbazione Implicita Event-Triggered per il Fine-Tuning Zeroth-Order di Spiking Transformer

Definizione del Problema

L'implementazione di Spiking Transformer su piattaforme edge con risorse limitate affronta ostacoli significativi quando si tenta l'apprendimento on-chip. Sebbene l'ottimizzazione Zeroth-Order (ZO) offra un'alternativa efficiente dal punto di vista della memoria rispetto alla backpropagation per le reti neurali spiking (SNN) non differenziabili, affidandosi esclusivamente alle valutazioni del forward-pass, la sua implementazione su acceleratori In-Memory Computing (IMC) è ostacolata da due principali discrepanze architettoniche:

Overhead Hardware per la Generazione di Numeri Casuali (RNG): L'ottimizzazione ZO richiede perturbazioni casuali statisticamente indipendenti per ogni parametro di peso. Generare queste perturbazioni per singolo peso utilizzando generatori di numeri casuali uniformi (RNG) comporta un ingombro di area proibitivo, poiché la logica necessaria per gli RNG (ad esempio, i registri a scorrimento a retroazione lineare o LFSR) supera di gran lunga l'area delle celle di memoria che memorizzano i pesi stessi.
Disruzione del Dataflow Weight-Stationary: La convenzionale perturbazione esplicita ZO (EPZO) richiede la lettura dell'intera matrice di pesi, l'applicazione delle perturbazioni e la riscrittura dei pesi modificati nella matrice IMC per ogni fase di stima del gradiente. Queste frequenti operazioni di Read-Modify-Write (RMW) annullano i benefici energetici dell'IMC, reintroducendo massicci movimenti di dati e, nel caso di memorie non volatili (NVM), esacerbando i limiti di endurance di scrittura.

Le soluzioni esistenti, come la perturbazione efficiente per ZO (PeZO) che riutilizza gli output degli RNG, riducono l'overhead hardware ma introducono correlazioni spaziali tra le perturbazioni, degradando l'accuratezza dell'apprendimento e la velocità di convergenza.

Metodologia

Gli autori propongono IPZO (Implicit-Perturbation ZO), un'architettura co-progettata hardware-algoritmo che sposta il punto di iniezione della perturbazione dal dominio dei pesi memorizzati al dominio dell'accumulazione.

Spostamento Architetturale Core

Invece di modificare i pesi ( $\theta$ ) memorizzati nell'array IMC, IPZO calcola l'output perturbato sommando la somma della perturbazione al risultato della moltiplicazione matrice-vettore (MVM) standard. Sfruttando la proprietà distributiva della MVM, l'output perturbato $x \cdot (\theta \pm \epsilon z_i)$ viene calcolato come:
$x \cdot \theta \pm x \cdot \epsilon z_i$
In questo modo, $x \cdot \theta$ è l'output IMC standard, e $x \cdot \epsilon z_i$ è una somma di perturbazione calcolata da un'unità dedicata di generazione della perturbazione (Perturbation Generation Unit - PGU). Questo approccio preserva l'esecuzione weight-stationary dell'array IMC, eliminando le ripetute operazioni RMW.

Generazione della Perturbazione Event-Triggered (PGU)

Per affrontare l'overhead di area degli RNG, la PGU sfrutta la naturale sparsità delle SNN:

Riduzione della Dimensionalità: La PGU genera perturbazioni solo per le righe di pesi attivate da spike di input in un dato istante temporale, piuttosto che per l'intera matrice di pesi. Ciò decoppia la dimensione dell'array RNG dalle dimensioni fisiche dell'array IMC.
Ricombinazione tramite XOR guidata dall'indirizzo (PGU-XOR): Per prevenire le correlazioni statistiche causate dal riutilizzo di un set ridotto di RNG attraverso più righe (un problema dello schema di base PGU-Reuse), gli autori introducono uno schema di ricombinazione.
- Gli indirizzi degli spike vengono decomposti in un quoziente ( $q_i$ ) e un resto ( $r_i$ ).
- Due set indipendenti di LFSR generano numeri casuali: LFSR associati al quoziente (Q-LFSR) e LFSR associati al resto (R-LFSR).
- Il vettore di perturbazione finale per una specifica riga viene generato tramite l'operazione bitwise XOR tra l'output del Q-LFSR selezionato e la riga corrispondente del R-LFSR. Ciò garantisce perturbazioni statisticamente indipendenti in tutta la matrice di pesi nonostante la riduzione dell'hardware RNG.
Rete di Accumulazione: Per gestire la contesa delle risorse quando più indirizzi di spike mappano alla stessa riga RNG, una rete di accumulazione serializza l'accesso su più cicli, scambiando una latenza limitata con un ingombro hardware compatto.

Contributi Chiave

Architettura IPZO: Un nuovo framework che inietta perturbazioni nel dominio dell'accumulazione, eliminando le ripetute operazioni RMW e preservando l'esecuzione weight-stationary dell'IMC.
Schema PGU-XOR: Un generatore di perturbazione event-triggered che riduce le dimensioni dell'array RNG in base alla sparsità degli spike e impiega la ricombinazione XOR guidata dall'indirizzo per garantire l'indipendenza statistica, superando il degrado dell'accuratezza causato dal semplice riutilizzo degli RNG.
Validazione Hardware: Un'implementazione post-layout in tecnologia CMOS TSMC a 16 nm che dimostra la fattibilità del design, inclusi l'analisi di area, throughput ed energia.

Risultati Sperimentali

Il framework proposto è stato valutato attraverso simulazioni algoritmiche e implementazione hardware:

Accuratezza e Convergenza:
- Su Spikingformer (CIFAR-10), PGU-XOR ha raggiunto un'accuratezza del 76,41%, eguagliando i baseline software RNG (76,53% per Randint), mentre PGU-Reuse è degradato al 66,85% (un calo di 9,56 punti percentuali).
- Su SpikeGPT (WikiText-2), PGU-XOR ha raggiunto una perplessità (PPL) di 54,20, comparabile ai baseline software (~53,23), mentre PGU-Reuse ha prodotto una PPL di 66,01.
- PGU-XOR è convergente significativamente più velocemente, richiedendo 2,9× meno epoche su CIFAR-10 e 5,7× meno step su WikiText-2 rispetto a PGU-Reuse per raggiungere livelli di prestazione equivalenti.
Proprietà Statistiche: L'analisi delle matrici di aggiornamento dei pesi ha mostrato che PGU-XOR raggiunge un'esplorazione a rango quasi pieno (rango effettivo ~120), simile agli RNG software, mentre PGU-Reuse è collassato in uno spazio sottodimensionale (rango effettivo ~61,5), confermando il ripristino della diversità della perturbazione.
Efficienza Hardware (TSMC 16-nm):
- Area: PGU-XOR comporta un overhead di area del 40,3%–46,0% rispetto a PGU-Reuse a causa dei Q-LFSR aggiuntivi.
- Energia: Sebbene PGU-XOR abbia un costo energetico leggermente superiore per ogni moltiplicazione matrice-vettore (MVM) (overhead del 15,2%–48,9%), la sua convergenza più rapida riduce l'energia totale di perturbazione allo 0,51× rispetto a PGU-Reuse per task a accuratezza iso.
- Confronto con EPZO: Rispetto alla convenzionale perturbazione esplicita ZO (EPZO), IPZO con PGU-XOR riduce l'energia di perturbazione allo 0,46×–0,83× per un batch size di $B=64$ e $T=4$ step temporali. Il vantaggio cresce al diminuire del prodotto $BT$ , rendendolo particolarmente adatto ai dispositivi edge.

Significato

Il paper sostiene che IPZO fornisca una via percorribile per l'apprendimento on-chip efficiente negli Spiking Transformer basati su IMC. Spostando le perturbazioni nel dominio dell'accumulazione, l'architettura risolve il conflitto fondamentale tra la necessità algoritmica di rumore casuale indipendente e i vincoli hardware dell'IMC (specificamente il costo delle operazioni RMW e l'area degli RNG). L'introduzione dello schema PGU-XOR dimostra che è possibile ridurre l'overhead hardware degli RNG tramite la sparsità senza sacrificare l'indipendenza statistica necessaria per una stima efficace del gradiente. I risultati suggeriscono che questo approccio abilita un'intelligenza edge adattiva e privacy-preserving, rendendo il fine-tuning basato su ZO energeticamente efficiente e tecnicamente fattibile su piattaforme con risorse limitate.