🤖 machine learning

Event-triggered Implicit Perturbation for Zeroth-Order Fine-Tuning of Spiking Transformers

Este artículo propone una arquitectura de perturbación implícita activada por eventos (IPZO) para el ajuste fino de orden cero de Spiking Transformers en aceleradores de computación en memoria, la cual elimina las costosas operaciones de lectura-modificación-escritura y reduce la sobrecarga de hardware al generar perturbaciones únicamente para los pesos activados por picos, empleando además un esquema de recombinación XOR para mantener una precisión comparable a la de los generadores de números aleatorios basados en software.

Autores originales: Tengteng Lei, Prabodh Katti, Rashi Dutt, Houssem Sifaou, Tan Peng, Osvaldo Simeone, Kai Xu, Bipin Rajendran

Publicado 2026-08-24

📖 4 min de lectura☕ Lectura para el café

CC BY 4.0

Autores originales: Tengteng Lei, Prabodh Katti, Rashi Dutt, Houssem Sifaou, Tan Peng, Osvaldo Simeone, Kai Xu, Bipin Rajendran

Artículo original bajo licencia CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/). ✨ Esta es una explicación generada por IA del artículo a continuación. No ha sido escrita ni avalada por los autores. Para mayor precisión técnica, consulte el artículo original. Leer descargo de responsabilidad completo

En el mundo de la inteligencia artificial, que evoluciona rápidamente, un tipo específico de programa informático conocido como transformador se ha convertido en la fuerza dominante, impulsando desde la traducción de idiomas hasta el reconocimiento de imágenes. Estos sistemas son increíblemente potentes pero también increíblemente ávidos de energía y memoria, requiriendo a menudo centros de datos masivos para funcionar. Para llevar esta inteligencia a dispositivos más pequeños y cotidianos, como teléfonos inteligentes o sensores, los ingenieros han recurrido a un enfoque diferente inspirado en el cerebro humano: las redes neuronales de impulsos (spiking neural networks). A diferencia de los programas tradicionales que procesan la información de forma continua, estas redes operan mediante eventos, disparándose solo cuando es necesario, lo que las hace naturalmente eficientes. Sin embargo, enseñar a estas redes a aprender nuevas tareas directamente en el dispositivo ha sido un problema obstinado. El método estándar para entrenarlas, que implica calcular cómo ajustar cada una de las conexiones de la red, es demasiado complejo y consume demasiada memoria para los chips pequeños. Existe una alternativa más simple, una que estima cómo mejorar el sistema realizando pequeños ajustes aleatorios en sus conexiones y observando si el resultado mejora, pero este método tiene sus propios graves obstáculos de hardware que lo han mantenido poco práctico.

Un equipo de investigadores ha diseñado ahora una nueva arquitectura que supera estos obstáculos, permitiendo que estas redes eficientes de tipo cerebral aprendan directamente en chips informáticos especializados sin necesidad de reescribir constantemente su memoria interna. El desafío central al que se enfrentaron fue que la forma estándar de realizar estos ajustes aleatorios requiere que el chip lea repetidamente su información almacenada, la cambie y la vuelva a escribir. Este proceso, conocido como lectura-modificación-escritura (read-modify-write), es lento y agota la batería, anulando efectivamente los ahorros de energía para los que fueron diseñados los chips especializados. Además, generar la vasta cantidad de números aleatorios necesarios para estos ajustes para cada una de las conexiones de la red requeriría un generador de números aleatorios tan grande que ocuparía más espacio que la propia memoria. Los investigadores propusieron un ingenioso truco: en lugar de cambiar los pesos almacenados directamente, inyectan los cambios aleatorios en el propio proceso de cálculo, justo donde se están sumando los números. Esto mantiene los pesos almacenados intactos e inmóviles, preservando la eficiencia del chip.

Para que esto funcione, el equipo construyó una unidad especializada que solo genera estos ajustes aleatorios para las partes de la red que están activas en cualquier momento dado. Debido a que estas redes de tipo cerebral son naturalmente dispersas, lo que significa que la mayoría de sus conexiones están silenciosas en un instante determinado, esta unidad solo necesita ser una fracción del tamaño de la red completa. Sin embargo, el simple hecho de reutilizar el mismo pequeño conjunto de números aleatorios para diferentes partes de la red crea un problema oculto: los ajustes se vuelven demasiado similares entre sí, lo que provoca que el proceso de aprendizaje se estanque o pierda precisión. Para resolver esto, los investigadores introdujeron un esquema de mezcla que combina estos números reutilizados de una manera específica basada en su ubicación, asegurando que cada parte de la red reciba un ajuste único e independiente. Este proceso de mezcla, que llaman recombinación XOR dirigida por dirección (address-driven XOR recombination), restaura la independencia estadística necesaria para que el sistema aprenda con eficacia.

Cuando el equipo probó este nuevo diseño, los resultados fueron sorprendentes. En simulaciones y pruebas de hardware utilizando un proceso de fabricación de chips estándar, su sistema alcanzó la misma alta precisión que los métodos basados en software que utilizan números aleatorios perfectos e independientes. En contraste, una versión más simple que simplemente reutilizaba los números aleatorios sin el esquema de mezcla falló significamente, perdiendo casi diez puntos porcentuales de precisión en tareas de reconocimiento de imágenes y requiriendo mucho más tiempo para aprender. El nuevo diseño también demostró ser notablemente eficiente energéticamente. Debido a que evita el costoso proceso de reescribir la memoria, consume menos de la mitad de la energía del método tradicional cuando se ejecuta en configuraciones típicas. Aunque la nueva unidad de mezcla añade una pequeña cantidad de hardware adicional, la velocidad con la que el sistema aprende significa que la energía total utilizada durante todo el proceso de entrenamiento se reduce a la mitad en comparación con el método de reutilización más simple. Este trabajo demuestra que, al trasladar los ajustes aleatorios del área de almacenamiento al área de cálculo y utilizar una técnica de mezcla inteligente, es posible entrenar modelos de IA complejos de inspiración cerebral directamente en hardware con limitaciones de energía, abriendo la puerta a dispositivos más inteligentes y adaptables que pueden aprender sobre la marcha.

Resumen Técnico: Perturbación Implícita Activada por Eventos para el Ajuste Fino de Orden Cero de Transformers de Espigas

Planteamiento del Problema

El despliegue de Transformers de Espigas (Spiking Transformers) en plataformas de borde (edge) con recursos limitados enfrenta obstáculos significativos al intentar realizar aprendizaje en chip. Aunque la optimización de Orden Cero (Zeroth-Order, ZO) ofrece una alternativa eficiente en memoria a la retropropagación para Redes Neuronales de Espigas (SNN) no diferenciables al depender únicamente de evaluaciones de paso hacia adelante (forward-pass), su implementación en aceleradores de Computación en Memoria (IMC) se ve obstaculizada por dos desajustes arquitectónicos principales:

Sobrecarga de Hardware de Generación de Números Aleatorios (RNG): La optimización ZO requiere perturbaciones aleatorias estadísticamente independientes para cada parámetro de peso. Generar estas perturbaciones por peso utilizando Generadores de Números Aleatorios Uniformes (RNG) incurre en una huella de área prohibitiva, ya que la lógica requerida para los RNG (por ejemplo, Registros de Desplazamiento de Retroalimentación Lineal) supera con creces el área de las celdas de memoria que almacenan los pesos.
Disrupción del Flujo de Datos de Estacionariedad de Pesos: La ZO de Perturbación Explícita (EPZO) convencional requiere leer la matriz de pesos completa, aplicar las perturbaciones y volver a escribir los pesos modificados en la matriz IMC para cada paso de estimación de gradiente. Estas frecuentes operaciones de Lectura-Modificación-Escritura (RMW) niegan los beneficios energéticos de la IMC al reintroducir un movimiento masivo de datos y, en el caso de las Memorias No Volátiles (NVM), exacerban las limitaciones de resistencia de escritura.

Las soluciones existentes, como la ZO de Perturbación Eficiente (PeZO) que reutiliza las salidas de los RNG, reducen la sobrecarga de hardware pero introducen correlaciones espaciales entre las perturbaciones, degradando la precisión de aprendizaje y la velocidad de convergencia.

Metodología

Los autores proponen la ZO de Perturbación Implícita (IPZO), una arquitectura de co-diseño hardware-algoritmo que desplaza el punto de inyección de la perturbación desde el dominio de los pesos almacenados hacia el dominio de la acumulación.

Cambio Arquitectónico Central

En lugar de modificar los pesos ( $\theta$ ) almacenados en la matriz IMC, IPZO computa la salida perturbada sumando la suma de la perturbación al resultado de la Multiplicación Matriz-Vector (MVM) estándar. Aprovechando la distributividad de la MVM, la salida perturbada $x \cdot (\theta \pm \epsilon z_i)$ se computa como:
$x \cdot \theta \pm x \cdot \epsilon z_i$
Aquí, $x \cdot \theta$ es la salida estándar de la IMC, y $x \cdot \epsilon z_i$ es una suma de perturbación computada por una Unidad de Generación de Perturbación (PGU) dedicada. Este enfoque preserva la ejecución de estacionariedad de pesos de la IMC, eliminando las repetidas operaciones RMW.

Generación de Perturbación Activada por Eventos (PGU)

Para abordar la sobrecarga de área de los RNG, la PGU aprovecha la escasez (sparsity) inherente de las SNN:

Reducción de Dimensiones: La PGU genera perturbaciones solo para las filas de pesos activadas por espigas de entrada en un paso de tiempo dado, en lugar de para toda la matriz de pesos. Esto desacopla el tamaño del arreglo de RNG de las dimensiones físicas de la matriz IMC.
Recombinación XOR Basada en Direcciones (PGU-XOR): Para evitar las correlaciones estadísticas causadas por la reutilización de un conjunto reducido de RNG a través de múltiples filas (un problema en el esquema base PGU-Reuse), los autores introducen un esquema de recombinación.
- Las direcciones de las espigas se descomponen en un cociente ( $q_i$ ) y un resto ( $r_i$ ).
- Dos conjuntos independientes de LFSRs generan números aleatorios: LFSRs asociados al Cociente (Q-LFSRs) y LFSRs asociados al Resto (R-LFSRs).
- El vector de perturbación final para una fila específica se genera mediante la combinación bit a bit (XOR) de la salida del Q-LFSR seleccionado con la fila correspondiente del R-LFSR. Esto asegura perturbaciones estadísticamente independientes en toda la matriz de pesos a pesar del hardware de RNG reducido.
Red de Acumulación: Para manejar la contención de recursos cuando múltiples direcciones de espigas mapean a la misma fila de RNG, una red de acumulación serializa el acceso a lo largo de múltiples ciclos, intercambiando latencia acotada por una huella de hardware compacta.

Contribuciones Clave

Arquitectura IPZO: Un nuevo marco que inyecta perturbaciones en el dominio de la acumulación, eliminando las operaciones RMW repetidas y preservando la ejecución de estacionariedad de pesos de la IMC.
Esquema PGU-XOR: Un generador de perturbación activado por eventos que reduce las dimensiones del arreglo de RNG basándose en la escasez de las espigas y emplea la recombinación XOR basada en direcciones para asegurar la independencia estadística, superando la degradación de precisión de la simple reutilización de RNG.
Validación de Hardware: Una implementación post-layout en tecnología CMOS TSMC 16-nm que demuestra la viabilidad del diseño, incluyendo el análisis de área, rendimiento (throughput) y energía.

Resultados Experimentales

El marco propuesto fue evaluado mediante simulaciones algorítmicas e implementación de hardware:

Precisión y Convergencia:
- En Spikingformer (CIFAR-10), PGU-XOR alcanzó una precisión del 76.41%, igualando a los baselines de RNG de software (76.53% para Randint), mientras que PGU-Reuse se degradó al 66.85% (una caída de 9.56 puntos porcentuales).
- En SpikeGPT (WikiText-2), PGU-XOR logró una perplejidad (PPL) de 54.20, comparable a los baselines de software (~53.23), mientras que PGU-Reuse resultó en una PPL de 66.01.
- PGU-XOR convergió significativamente más rápido, requiriendo 2.9 $\times$ menos épocas en CIFAR-10 y 5.7 $\times$ menos pasos en WikiText-2 en comparación con PGU-Reuse para alcanzar niveles de rendimiento equivalentes.
Propiedades Estadísticas: El análisis de las matrices de actualización de pesos mostró que PGU-XOR logra una exploración de rango casi completo (rango efectivo ~120), similar a los RNG de software, mientras que PGU-Reuse colapsó a un subespacio de baja dimensión (rango efectivo ~61.5), confirmando la restauración de la diversidad de la perturbación.
Eficiencia de Hardware (TSMC 16-nm):
- Área: PGU-XOR incurre en una sobrecarga de área del 40.3%–46.0% respecto a PGU-Reuse debido a los Q-LFSRs adicionales.
- Energía: Aunque PGU-XOR tiene un costo energético ligeramente mayor por cada Multiplicación Matriz-Vector (MVM) (sobrecarga del 15.2%–48.9%), su convergencia más rápida reduce la energía total de perturbación a 0.51 $\times$ la de PGU-Reuse para tareas de precisión iso.
- Comparación con EPZO: Comparado con la ZO de Perturbación Explícita (EPZO) convencional, IPZO con PGU-XOR reduce la energía de perturbación a 0.46 $\times$ –0.83 $\times$ para un tamaño de lote de $B=64$ y $T=4$ pasos de tiempo. La ventaja crece a medida que el producto $BT$ disminuye, lo que lo hace particularmente adecuado para dispositivos de borde.

Significado

El artículo afirma que IPZO proporciona un camino viable para el aprendizaje en chip eficiente en Transformers de Espigas basados en IMC. Al reubicar las perturbaciones al dominio de la acumulación, la arquitectura resuelve el conflicto fundamental entre la necesidad algorítmica de ruido aleatorio independiente y las restricciones de hardware de la IMC (específicamente el costo de las operaciones RMW y el área de los RNG). La introducción del esquema PGU-XOR demuestra que es posible reducir la sobrecarga de hardware de los RNG mediante la escasez sin sacrificar la independencia estadística requerida para una estimación de gradiente efectiva. Los resultados sugieren que este enfoque permite una inteligencia de borde adaptativa y preservadora de la privacidad, al hacer que el ajuste fino basado en ZO sea energéticamente eficiente y factible por hardware en plataformas con recursos limitados.