Avoiding Defects within Heavy-Hexagon Architecture
Questo articolo propone e valida sperimentalmente uno schema di evitamento dei difetti su misura per l'architettura heavy-hexagon a bassa connettività che riduce i tassi di errore logico di circa il 10% per ciclo su hardware quantistico IBM reale completando le misurazioni di gauge in soli due cicli invece di quattro.
Articolo originale sotto licenza CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/). Questa è una spiegazione generata dall'IA dell'articolo qui sotto. Non è stata scritta né approvata dagli autori. Per precisione tecnica, consulta l'articolo originale. Leggi il disclaimer completo
I computer quantistici promettono di risolvere problemi che sono attualmente impossibili anche per i supercomputer più potenti, dalla progettazione di nuovi medicinali alla decrittazione di codici complessi. Tuttavia, i mattoni fondamentali di queste macchine, noti come qubit, sono incredibilmente fragili. Sono così sensibili al loro ambiente che il minimo disturbo può far sì che perdano le loro informazioni, un problema noto come errore. Per risolvere questo problema, gli scienziati utilizzano un metodo chiamato correzione degli errori quantistici. Invece di fare affidamento su un singolo qubit per contenere un pezzo di informazione, essi distribuiscono quell'informazione su molti qubit fisici, creando un qubit "logico" più grande e stabile. Questo sistema si controlla costantemente per individuare gli errori, proprio come una squadra di editor che corregge bozze per individuare refusi prima che diventino permanenti.
La sfida è che l'hardware utilizzato per costruire questi computer non è perfetto. Durante il processo di produzione, alcuni qubit o le connessioni tra di essi possono essere difettosi. In una configurazione standard, questi difetti agiscono come una strada interrotta in una griglia cittadina, bloccando il traffico e rendendo impossibile il corretto funzionamento del sistema di controllo degli errori. Se un singolo componente è difettoso, può causare il fallimento dell'intero qubit logico, rendendo il computer inutile. Per anni, i ricercatori hanno lottato per trovare un modo per mantenere questi sistemi di correzione degli errori in funzione correttamente quando l'hardware sottostante è imperfetto, specialmente su nuovi design di chip che sono più compatti ma hanno meno connessioni tra i componenti.
Un team di ricercatori dell'Università Hanyang in Corea del Sud ha sviluppato una nuova strategia per gestire queste parti rotte specificamente per un design di chip noto come architettura a esagono pesante (heavy-hexagon). Questo design, utilizzato da importanti aziende di hardware quantistico, è efficiente ma presenta un limite unico: ogni qubit è connesso a solo due o tre vicini, invece delle quattro connessioni presenti nei design più vecchi e spaziosi. Questa minore connettività rende più difficile aggirare un difetto. I ricercatori hanno scoperto che, riorganizzando il modo in cui vengono misurati i segnali di controllo degli errori, potevano bypassare efficacementamente i componenti guasti senza dover ricostruire l'intero sistema. Il loro approccio permette al computer di ignorare le parti difettose e continuare a operare, un traguardo che era precedentemente considerato molto più difficile su questi specifici chip.
Per comprendere la svolta, bisogna prima guardare a come funzionano solitamente questi computer. In un codice di correzione degli errori standard, il sistema misura gruppi di qubit per vedere se concordano tra loro. Se un qubit è difettoso, invia un flusso costante di falsi allarmi, confondendo il sistema e rendendo impossibile capire dove stiano avvenendo gli errori reali. I metodi precedenti per risolvere il problema consistevano nella creazione di "super-stabilizzatori", ovvero gruppi più grandi di qubit che si fondono attorno alla parte guasta per isolarla. Tuttavia, questi vecchi metodi erano progettati per chip con più connessioni e richiedevano quattro passaggi separati per misurare le informazioni necessarie. Sui chip a esagono pesante, che hanno meno connessioni, questo processo a quattro fasi era troppo lento e complesso per essere praticabile.
Il team dell'Università Hanyang ha capito che poteva snellire significativamente questo processo. Invece di compiere quattro passaggi per misurare l'informazione attorno a un difetto, hanno ideato un modo per farlo in soli due passaggi. Ci sono riusciti sfruttando la specifica disposizione del chip a esagono pesante. Questa disposizione include qubit extra che originariamente erano destinati ad altri scopi, ma i ricercatori li hanno riutilizzati per fungere da messaggeri temporanei. Questi qubit extra aiutano a trasportare i segnali di misurazione attraverso le aree danneggiate, permettendo al sistema di raccogliere i dati necessari rapidamente. Facendo questo, potevano costruire un nuovo gruppo di controllo degli errori più grande che salta completamente il qubit difettoso, trattando efficacementamente la parte rotta come se non esistesse.
I ricercatori hanno testato questa teoria su un vero computer quantistico fornito da IBM, nello specifico un modello chiamato ibm_boston, che contiene 156 qubit disposti secondo il modello a esagono pesante. Hanno identificato un qubit specifico sul chip che era permanentemente difettoso, mostrando costantemente alti tassi di errore indipendentemente da come la macchina venisse calibrata. Hanno poi eseguito due esperimenti diversi: uno in cui il sistema di correzione degli errori cercava di lavorare normalmente nonostante il qubit rotto, e un altro in cui utilizzavano il loro nuovo metodo di evitamento dei difetti per aggirarlo. I risultati sono stati chiari. Quando il sistema cercava di aggirare la parte rotta usando il loro nuovo metodo, il tasso di errori logici diminuiva di circa il 10% per ciclo.
Questa riduzione è significativa perché dimostra che il sistema di correzione degli errori può recuperare informazioni preziose anche quando l'hardware è difettoso. Nell'esperimento senza la correzione, il qubit difettoso causava il rendere casuali e inutili i controlli circostanti, rendendo di fatto il computer cieco rispetto ai propri errori. Con il nuovo metodo, il sistema ha riacquistato la capacità di distinguere tra rumore casuale e veri errori. I ricercatori hanno anche scoperto che il metodo funzionava bene per diversi tipi di errori, sebbene fosse leggermente più efficace nel correggere un tipo di errore rispetto all'altro a causa della forma specifica del chip.
Lo studio ha inoltre evidenziato l'importanza di conoscere lo stato attuale dell'hardware. I ricercatori hanno osservato che la qualità dei qubit può cambiare nel tempo man mano che la macchina viene ricalibrata. Un qubit che è difettoso una settimana potrebbe migliorare la successiva, e continuare ad evitarlo quando non è più rotto potrebbe introdurre complessità non necessarie e nuovi errori. Ciò suggerisce che i futi computer quantistici dovranno essere dinamici, scansionando costantemente la propria salute e adattando le proprie strategie di correzione degli errori in tempo reale per adattarsi alle condizioni attuali della macchina.
Dimostrando che i difetti possono essere gestiti con successo su questi chip altamente connessi ma fisicamente vincolati, i ricercatori hanno rimosso un ostacolo importante per la scalabilità dei computer quantistici. Il loro lavoro dimostra che, anche con un hardware imperfetto, è possibile costruire qubit logici affidabili costruendo in modo intelligente il processo di misurazione. Questa scoperta avvicina l'obiettivo di un calcolo quantistico su larga scala e tollerante ai guasti, provando che la strada da seguire non richiede chip perfetti, ma modi intelligenti per lavorare con quelli imperfetti che abbiamo a disposizione.
Sommerso dagli articoli nel tuo campo?
Ricevi digest giornalieri degli articoli più recenti corrispondenti alle tue parole chiave di ricerca — con riassunti tecnici, nella tua lingua.