Avoiding Defects within Heavy-Hexagon Architecture
이 논문은 게이지 측정을 4주기 대신 단 2주기 만에 완료함으로써 실제 IBM 양자 하드웨어에서 논리적 오류율을 주기당 약 10% 감소시키는, 저연결성 육각형 구조(heavy-hexagon architecture)에 특화된 결함 회피 기법을 제안하고 실험적으로 검증한다.
원본 논문은 CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/) 라이선스로 제공됩니다. 이것은 아래 논문에 대한 AI 생성 설명입니다. 저자가 작성하거나 승인한 것이 아닙니다. 기술적 정확성을 위해서는 원본 논문을 참조하세요. 전체 면책 조항 읽기
양자 컴퓨터는 새로운 의약품 설계에서부터 복잡한 암호 해독에 이르기까지, 현재 가장 강력한 슈퍼컴퓨터로도 불가능한 문제들을 해결할 수 있다는 약속을 품고 있습니다. 하지만 이 기계들의 구성 요소인 큐비트(qubit)는 믿을 수 없을 정도로 취약합니다. 이들은 주변 환경에 매우 민감하여 아주 작은 방해만으로도 정보를 잃을 수 있는데, 이를 '오류(error)'라고 합니다. 이를 해결하기 위해 과학자들은 양자 오류 정정(quantum error correction)이라는 방법을 사용합니다. 단일 큐비트에 하나의 정보를 담는 대신, 여러 개의 물리적 큐비트에 정보를 분산시켜 더 크고 안정적인 '논리적(logical)' 큐비트를 만드는 것입니다. 이 시스템은 마치 편집팀이 문서의 오타를 잡아내어 영구적인 오류가 되기 전에 교정하는 것처럼, 스스로를 끊임없이 점검합니다.
문제는 이 컴퓨터를 만드는 하드웨어가 완벽하지 않다는 점입니다. 제조 과정 중에 일부 큐비트나 큐비트 사이의 연결이 결함이 생길 수 있습니다. 표준적인 설정에서 이러한 결함은 도시 격자망에서 끊긴 도로처럼 작용하여, 교통을 차단하고 오류 검출 시스템이 제대로 작동하는 것을 불가능하게 만듭니다. 단 하나의 부품이라도 결함이 있으면 전체 논리적 큐비트가 실패하여 컴퓨터를 무용지물로 만들 수 있습니다. 수년 동안 연구자들은 하드웨어가 불완전할 때, 특히 더 조밀하지만 구성 요소 간의 연결이 적은 최신 칩 설계에서 어떻게 하면 이러한 오류 정정 시스템을 원활하게 계속 실행할 수 있을지 방법을 찾는 데 어려움을 겪어 왔습니다.
한국 한양대학교의 연구팀은 헤비-헥사곤(heavy-hexagon) 구조라고 알려진 칩 설계에서 이러한 고장 난 부품들을 처리하기 위한 새로운 전략을 개발했습니다. 이 설계는 주요 양자 하드웨어 기업들이 사용하는 효율적인 방식이지만, 독특한 제한 사항이 있습니다. 각 큐비트가 기존의 더 넓은 설계에서 볼 수 있는 4개의 연결 대신, 단 2개 또는 3개의 이웃과만 연결된다는 점입니다. 이러한 낮은 연결성은 결함을 우회하는 것을 더 어렵게 만듭니다. 연구진은 오류 검정 신호를 측정하는 방식을 재배열함으로써, 시스템 전체를 다시 구축할 필요 없이 효과적으로 결함 부품을 우회할 수 있다는 것을 발견했습니다. 이들의 접근 방식은 컴퓨터가 결함이 있는 부분을 무시하고 계속 작동할 수 있게 해주며, 이는 해당 특정 칩에서는 훨씬 더 어려울 것으로 생각되었던 성과입니다.
이 돌파구를 이해하려면 먼저 이 컴퓨터들이 보통 어떻게 작동하는지 살펴보아야 합니다. 표준적인 오류 정정 코드에서 시스템은 큐비트 그룹을 측정하여 서로 일치하는지 확인합니다. 만약 큐비트에 결함이 있다면, 그 큐비트는 지속적으로 잘못된 경보를 보내 시스템을 혼란에 빠뜨리고 실제 오류가 어디서 발생하는지 구별하는 것을 불가능하게 만듭니다. 이를 해결하기 위한 이전 방법들은 '슈퍼 스테빌라이저(super-stabilizers)'를 만드는 것이었는데, 이는 결함 부위 주변으로 융합되어 해당 부위를 격리하는 더 큰 규모의 큐비트 그룹을 의미합니다. 그러나 이러한 기존 방식들은 연결이 더 많은 칩을 위해 설계되었으며, 필요한 정보를 측정하기 위해 네 단계의 별도 과정을 필요로 했습니다. 헤비-헥사곤 칩은 연결이 더 적기 때문에, 이 네 단계의 과정은 실용적이지 않을 만큼 너무 느리고 복잡했습니다.
한양대 연구팀은 이 과정을 크게 간소화할 수 있다는 점을 깨달았습니다. 결함 주변의 정보를 측정하기 위해 네 단계를 거치는 대신, 그들은 단 두 단계만으로 수행할 수 있는 방법을 고안했습니다. 그들은 헤비-헥사곤 칩의 특정 레이아웃을 활용하여 이를 달성했습니다. 이 레이아웃에는 원래 다른 용도로 의도된 추가 큐비트들이 포함되어 있는데, 연구진은 이들을 임시 메신저 역할을 하도록 재용도화했습니다. 이 추가 큐비트들은 측정 신호를 결함 영역 너지까지 전달하는 역할을 하여, 시스템이 필요한 데이터를 빠르게 수집할 수 있도록 돕습니다. 이렇게 함으로써, 그들은 결함이 있는 큐비트를 완전히 건너뛰는 새로운 형태의 더 큰 오류 검정 그룹을 구축할 수 있었고, 결과적으로 결함 부위를 마치 없는 것처럼 취급할 수 있었습니다.
연구진은 IBM이 제공한 실제 양자 컴퓨터, 특히 156개의 큐비트가 헤비-헥사곤 패턴으로 배열된 ibm_boston 모델을 사용하여 이 이론을 테스트했습니다. 그들은 칩에서 기계의 튜닝 상태와 관계없이 지속적으로 높은 오류율을 보이는 특정 결함 큐비트를 식려냈습니다. 그런 다음 두 가지 실험을 진행했습니다. 하나는 결함 큐비스가 있음에도 불구하고 오류 정정 시스템이 정상적으로 작동하도록 시도하는 실험이었고, 다른 하나는 새로운 결함 회피 방법을 사용하여 그 주변을 우회하는 실험이었습니다. 결과는 명확했습니다. 새로운 방법을 사용하여 결함 부위를 우회했을 때, 논리적 오류율이 사이클당 약 10% 감소했습니다.
이러한 감소는 하드웨어가 결함이 있더라도 오류 정정 시스템이 가치 있는 정보를 회복할 수 있다는 것을 입증한다는 점에서 매우 중요합니다. 해결책이 없는 실험에서는 결함 큐비트가 주변의 점검 과정을 무작위적이고 무용하게 만들어, 컴퓨터가 자신의 오류를 식별하는 능력을 상실하게 만들었습니다. 새로운 방법을 사용했을 때, 시스템은 무작위 노이즈와 실제 오류를 구분하는 능력을 되찾았습니다. 또한 연구진은 이 방법이 다양한 유형의 오류에 잘 작동한다는 것을 발견했으나, 칩의 특정 형태 때문에 한 가지 유형의 오류를 다른 유형보다 약간 더 효과적으로 교정한다는 점도 발견했습니다.
이 연구는 또한 하드웨어의 현재 상태를 파악하는 것의 중요성을 강조했습니다. 연구진은 기계가 재교정됨에 따라 큐비트의 품질이 시간이 지나면서 변할 수 있다고 언급했습니다. 한 주에 결함이 있었던 큐비트가 다음 주에는 개선될 수도 있으며, 만약 큐비트가 더 이상 고장 나지 않았는데도 계속해서 이를 피하려고 한다면 불필요한 복잡성과 새로운 오류를 초래할 수 있습니다. 이는 미래의 양자 컴퓨터가 기계의 현재 상태에 맞춰 실시간으로 자신의 건강 상태를 스캔하고 오류 정정 전략을 조정하는 동적인 시스템이 되어야 함을 시사합니다.
결함이 있는 칩에서도 성공적으로 관리될 수 있음을 보여줌으로써, 연구진은 대규모 양자 컴퓨터로 확장하는 데 있어 주요한 장애물을 제거했습니다. 이들의 연구는 하드웨어가 불완전하더라도 측정 과정을 영리하게 재배열함으로써 신뢰할 수 있는 논리적 큐비트를 구축하는 것이 가능하다는 것을 보여줍니다. 이 발견은 대규모 결함 허용(fault-tolerant) 양자 컴퓨팅이라는 목표를 한 단계 더 현실로 끌어당겼으며, 앞으로의 길이 완벽한 칩을 요구하는 것이 아니라, 우리가 가진 불완전한 것들과 영리하게 함께 일하는 방법을 요구한다는 것을 증명했습니다.
연구 분야의 논문에 파묻히고 계신가요?
연구 키워드에 맞는 최신 논문의 일일 다이제스트를 받아보세요 — 기술 요약 포함, 당신의 언어로.