⚡ ingegneria elettrica

Reconfigurable Photonic Quasi-Unitary Computing Hardware for Optical Signal Processing

Questo articolo presenta un dispositivo fotonico siliconico quasi-unitario, compatto, scalabile ed efficiente dal punto di vista energetico, che supera i tradizionali compromessi nell'implementazione di matrici su chip per consentire l'elaborazione di segnali ottici ad alte prestazioni e applicazioni di reti neurali ricorrenti.

Autori originali: Huan Li, Xiaowan Shen, Chun Gao, Mingyu Zhu, Zejie Yu, Yiwei Xie, Daoxin Dai, Xinxiang Niu, Xiaowen Dong, Jian-Jun He

Pubblicato 2026-10-06

📖 6 min di lettura🧠 Approfondimento

CC BY 4.0

Autori originali: Huan Li, Xiaowan Shen, Chun Gao, Mingyu Zhu, Zejie Yu, Yiwei Xie, Daoxin Dai, Xinxiang Niu, Xiaowen Dong, Jian-Jun He

Articolo originale sotto licenza CC BY 4.0 (https://creativecommons.org/licenses/by/4.0/). ✨ Questa è una spiegazione generata dall'IA dell'articolo qui sotto. Non è stata scritta né approvata dagli autori. Per precisione tecnica, consulta l'articolo originale. Leggi il disclaimer completo

Il mondo dell'informatica sta sbattendo contro un muro. Per decenni, la velocità dei nostri dispositivi elettronici è raddoppiata circa ogni due anni, una tendenza nota come Legge di Moore. Ma man mano che i minuscoli transistor all'interno dei nostri chip diventano sempre più piccoli, si scontrano con i limiti fisici. Diventano troppo affollati per ospitare altri componenti e generano troppo calore per funzionare più velocemente senza fondersi. Per mantenere il mondo digitale in movimento, gli scienziati stanno cercando un nuovo modo per elaborare le informazioni che non si basi sull'elettricità. Si stanno rivolgendo alla luce. La luce viaggia più velocemente dell'elettricità, trasporta più dati contemporaneamente e genera quasi zero calore. Questo campo, chiamato calcolo fotonico integrato, mira a costruire chip per computer che utilizzino fasci di luce invece di correnti elettriche per eseguire calcoli. L'obiettivo è creare macchine in grado di gestire le enormi richieste di dati dell'intelligenza artificiale moderna senza i costi energetici e i limiti di velocità dell'elettronica odierna.

La sfida, tuttavia, è che la luce è notoriamente difficile da controllare all'interno di un chip minuscolo. Per eseguire calcoli utili con la luce, i ricercatori devono compiere un tipo specifico di operazione chiamata moltiplicazione di matrici. Nel mondo della luce, questo significa riorganizzare i fasci in modo che interferiscano tra loro in modo preciso per risolvere un problema. Il modo più affidabile per farlo è stato utilizzare una griglia di piccoli interferometri, ovvero dispositivi che dividono e ricombinano i fasci di luce. Ma costruire queste griglie è come cercare di costruire un grattacielo usando singoli mattoni uno alla volta; man mano che la griglia diventa più grande per gestire compiti più complessi, il chip diventa impossibilmente grande e difficile da fabbricare. I componenti occupano troppo spazio e, più componenti si aggiungono, più è probabile che un piccolo errore di produzione rovini il calcolo.

Un team di ricercatori della Zhejiang University e di Huawei Technologies ha trovato un nuovo modo per risolvere questo problema. Invece di costruire una griglia massiccia di componenti individuali, hanno progettato un dispositivo singolo e compatto che utilizza il comportamento naturale della diffrazione della luce per eseguire questi calcoli complessi. Chiamano la loro invenzione un'unità di calcolo quasi-unitaria fotonica. Il dispositivo è costruito su un chip di silicio standard e assomiglia un po' a una versione in miniatura dei reticoli utilizzati nei vecchi spettrometri, ma con una svolta cruciale. Utilizza una disposizione speciale di guide d'onda, ovvero minuscoli canali che guidano la luce, per sollevare i dati da un numero minore di canali di ingresso in uno spazio intermedio più ampio, e poi riportarli giù. Questo processo permette alla luce di mescolarsi e interferire in un modo che esegue la matematica necessaria senza richiedere migliaia di componenti separati.

I ricercatori hanno costruito una versione fisica di questo dispositivo su un chip di silicio. Il cuore del chip è incredibilmente piccolo, misura solo 0,65 millimetri per 2,15 millimetri. All'interno di quest'area minuscola, sono riusciti a creare un sistema in grado di gestire 32 segnali di input diversi contemporaneamente. Il dispositivo funziona dividendo la luce in entrata in 32 percorsi separati, facendoli passare attraverso una regione in cui si diffrangono e si mescolano, e poi ricombinandoli. Regolando la fase della luce nella sezione centrale tramite minuscoli riscaldatori, i ricercatori possono riprogrammare il dispositivo per eseguire diversi compiti matematici. Questa flessibilità è fondamentale. Sebbene il dispositivo non segua rigorosamente le regole matematiche di un sistema "unitario" perfetto in ogni singolo dettaglio, è abbastanza vicino da essere altamente accurato pur offrendo molta più libertà di essere riconfigurato per diversi lavori.

Per testare se questo nuovo hardware funzioni effettivamente, il team lo ha utilizzato per costruire una rete neurale ricorrente fotonica. Si tratta di un tipo di intelligenza artificiale particolarmente abile nel gestire dati che cambiano nel tempo, come il parlato o le tendenze del mercato azionario. Hanno sottoposto il chip a due test difficili. Primo, hanno chiesto di prevedere un segnale di serie temporale caotica noto come serie di Mackey-Glass. Questo è un test standard per l'IA perché il segnale è imprevedibile e sensibile a minimi cambiamenti. Il chip fotonico è riuscito a prevedere il passaggio successivo della sequenza con un tasso di errore di circa lo 0,0023, un livello di precisione che eguaglia o supera altri sistemi fotonici. Secondo, hanno utilizzato il chip per correggere segnali distorti che viaggiano attraverso cavi in fibra ottica. Nella comunicazione del mondo reale, i segnali vengono spesso rimescolati dai cavi di vetro attraverso cui viaggiano. I ricercatori hanno simulato uno scenario in cui 16 canali di dati differenti erano pesantemente distorti, con un tasso di errore di bit di 0,9, il che significa che i dati erano quasi completamente illeggibili. Dopo che la luce è passata attraverso il loro nuovo chip, il tasso di errore è sceso a 0,0018, ripristinando efficacemente il messaggio originale.

Le implicazioni di questo lavoro vanno oltre questi due test. I ricercatori hanno calcolato che, se sostituissero gli elementi di riscaldamento lenti del loro chip attuale con modulatori più veloci, il dispositivo potrebbe teoricamente eseguire 102,4 trilioni di operazioni al secondo. Inoltre, poiché il dispositivo utilizza la luce e pochissima energia per i suoi calcoli, potrebbe raggiungere un'efficienza energetica di 42,1 trilioni di operazioni per watt. Questo è un ordine di grandezza superiore rispetto al NVIDIA B100, un chip di calcolo elettronico commerciale all'avanguardia. Il design è inoltre compatibile con i processi di produzione esistenti utilizzati per realizzare chip in silicio, il che significa che potrebbe essere prodotto in massa senza la necessità di fabbriche completamente nuove.

Questa ricerca rappresenta un passo avanti significativo nella corsa per costruire computer ottici. Allontanandosi dalla tradizionale e ingombrante griglia di componenti e abbracciando un design che utilizza la naturale diffusione della luce, il team ha dimostrato che è possibile costruire unità di calcolo potenti e riconfigurabili su un chip minuscolo. Hanno dimostrato che la luce può essere utilizzata non solo per trasmettere dati, ma anche per elaborarli attivamente con alta velocità e bassa energia. Sebbene l'attuale versione del dispositivo sia limitata dalla velocità dei suoi controlli termici, l'architettura sottostante prova che la strada verso un calcolo fotonico scalabile ed efficiente dal punto di vista energetico è aperta. Il lavoro suggerisce un futuro in cui il lavoro pesante dell'intelligenza artificiale potrebbe essere svolto dalla luce, liberando il nostro mondo digitale dai limiti di calore e velocità che attualmente lo frenano.

Problematica

Il calcolo fotonico integrato è posizionato come una soluzione post-Moore per i colli di bottiglia della larghezza di banda e dell'efficienza energetica del calcolo elettronico, in particolare per le reti neurali profonde. Tuttavia, l'implementazione di matrici unitarie on-chip — essenziali per trasformazioni ottiche lineari prive di perdite e a conservazione dell'energia — deve affrontare un critico compromesso tra footprint, scalabilità e fedeltà unitaria.

Limitazioni Attuali: Le implementazioni convenzionali che utilizzano mesh di interferometri Mach-Zehnder (MZI) in cascata (architetture Reck o Clements) soffrono di un footprint hardware che scala come $O(N^2)$ , rendendo l'integrazione su larga scala (ad es. $128 \times 128$ ) fisicamente impraticabile nella fotonica siliconica standard. Inoltre, queste architetture richiedono una rigorosa uniformità di fabbricazione; piccole deviazioni di fase portano a errori imprevedibili.
Altri Colli di Bottiglia: Le reti neurali profonde diffrattive offrono un'alternativa, ma soffrono di diffrazione non confinata e mismatch dei modi, causando perdite di energia che interrompono la condizione di conservazione dell'energia richiesta per una stretta unitarietà.
La Sfida Centrale: È necessaria un'architettura scalabile e compatta che bilanci i rigorosi vincoli fisici dell'unitarietà con la riconfigurabilità richiesta per diverse attività di calcolo matriciale.

Metodologia

Gli autori propongono un dispositivo di calcolo Fotonicamente Quasi-Unitario (PQU) basato su un'architettura Arrayed Waveguide Grating (AWG). L'innovazione principale risiede nel rilassare la definizione rigorosa di unitarietà per migliorare la riconfigurabilità, preservando al contempo proprietà fisiche quasi-unitarie.

Design dell'Architettura:
- Il dispositivo PQU utilizza regioni di propagazione a campo libero (FPR) non quadrate per eseguire il dimension lifting (da 32 input a 81 canali intermedi) e il dimension reduction (da 81 canali intermedi a 32 output).
- Una regione di guide d'onda arrayed intermedia contiene un array di spostatori di fase sintonizzabili.
- La matrice di trasferimento complessiva è modellata come $M = B \Phi B^T$ , dove $B$ e $B^T$ sono le matrici di trasformazione di base non quadrate (FPR) e $\Phi$ è la matrice di fase diagonale programmabile.
- Utilizzando matrici non quadrate per $B$ e $B^T$ , il design rompe il limite dimensionale della matrice di fase intermedia, creando un "superset di matrici" che contiene le matrici unitarie standard. I gradi di libertà extra (49 canali ausiliari) consentono di compensare le componenti fuori diagonale attraverso una precisa sintonizzazione della fase.
Fabbricazione e Integrazione:
- Un chip PQU siliconico $32 \times 32$ è stato fabbricato su un processo SOI standard con uno strato superiore di silicio di 220 nm e uno strato di ossido sepolto di 2 µm.
- Il chip integra la divisione del fascio (tramite MMI 2 $\times$ 2), modulatori MZI termo-ottici per il caricamento dell'input, l'unità core PQU e accoppiatori a reticolo (grating couplers) per l'output.
- L'unità core PQU occupa un'area compatta di 0,65 mm $\times$ 2,15 mm.
Verifica del Sistema (RNN):
- Gli autori hanno costruito una Rete Neurale Ricorrente (RNN) Fotonica per testare il dispositivo, poiché le RNN richiedono calcoli matriciali iterativi stabili che testano rigorosamente la stabilità numerica a lungo termine e la fedeltà della matrice.
- Strategia di Training: A causa della difficoltà di caratterizzare l'esatta matrice di trasferimento FPR post-fabbricazione, gli autori hanno impiegato un approccio di training ibrido:
  - Ottimizzazione a Sciame di Particelle (PSO): Utilizzata per ottimizzare le configurazioni di fase ( $\Phi$ ) delle guide d'onda arrayed (una strategia black-box robusta agli errori di fabbricazione).
  - Regressione Ridge: Utilizzata per addestrare la matrice di output ( $W_{hy}$ ).
  - È stato utilizzato un processo coordinato in cui la componente a convergenza più rapida ( $\Phi$ ) veniva fissata prima di ottimizzare l'altra.

Contributi Chiave

Concetto di Quasi-Unitarietà: Introduzione di un design che abbandona i rigorosi vincoli di piena unitarietà a favore di trasformazioni di base non quadrate, espandendo efficacemente l'intervallo delle operazioni di fase programmabili pur mantenendo proprietà di moltiplicazione sinistra e destra quasi-unitarie.
Core Scalabile Basato su AWG: Dimostrazione di un core di calcolo compatto basato su AWG che evita la scalabilità $O(N^2)$ delle mesh MZI, riducendo significativamente la complessità dell'integrazione on-chip.
Validazione Sperimentale: Fabbricazione e test riusciti di un chip PQU $32 \times 32$ , validando la sua riconfigurabilità e le prestazioni di calcolo in un framework RNN reale.

Risultati Sperimentali

Il sistema è stato testato su due compiti distinti:

Predizione di Serie Temporali Mackey-Glass:
- Il sistema PQU-RNN ha raggiunto un Errore Quadratico Medio Normalizzato (NMSE) di ~0,0023 sul set di test, rappresentando un livello allo stato dell'arte per i sistemi di calcolo ricorrente fotonico.
Restauro di Segnali Distorti da Fibra:
- Il sistema è stato testato su segnali a 16 canali distorti da fibra (simulando una trasmissione in fibra di 1 km con dispersione e crosstalk inter-canale).
- I segnali distorti grezzi presentavano un Bit Error Rate (BER) di 0,9.
- Dopo l'elaborazione PQU-RNN, il BER medio attraverso i 16 canali è stato ridotto a 0,0018, ripristinando efficacemente l'originale sequenza binaria pseudo-casuale (PRBS) dei dati.

Metriche di Prestazione:

Footprint: Il core PQU è 0,65 mm $\times$ 2,15 mm.
Prestazioni Proiettate: Se integrato con modulatori a 50 GHz, il sistema supporta una proiezione di 102,4 TOPS (Tera Operazioni Al Secondo).
Efficienza Energetica: Con un consumo energetico stimato di circa 2,4 W (dominato dagli 81 resistori termo-ottici), l'efficienza energetica proiettata è di 42,1 TOPS/W. Gli autori osservano che questo è circa un ordine di grandezza superiore al chip elettronico NVIDIA B100.

Significatività e Rivendicazioni

L'articolo sostiene che l'architettura PQU fornisca una via hardware scalabile ed efficiente dal punto di vista energetico per il calcolo fotonico on-chip, mirando specificamente allo scenario di comunicazione ottica edge e all'IA.

Fattibilità: Il lavoro valida la fattibilità dell'uso di design quasi-unitari per superare il compromesso tra scala e riconfigurabilità inerente alle attuali reti neurali fotoniche.
Compatibilità di Processo: Il design è compatibile con i processi fotonici siliconici standard commerciali (utilizzando guide d'onda monomodali, heater in nitruro di titanio e deposizione di metalli), garantendo una bassa difficoltà di fabbricazione e un potenziale di integrazione monolitica con gli esistenti PDK di fonderia.
Potenziale Futuro: Sebbene l'attuale lavoro si concentri sulle RNN per l'elaborazione di segnali edge, gli autori suggeriscono che l'architettura potrebbe supportare l'operazione multi-lunghezza d'onda tramite pettini di frequenza (frequency combs) on-chip e lo scaling nel dominio del tempo tramite strutture di ritardo fotonico per espandere ulteriormente la capacità computazionale senza una massiccia duplicazione dell'hardware.

Gli autori mantengono un tono modesto riguardo alle attuali limitazioni, riconoscendo che la velocità sperimentale è limitata dai modulatori termo-ottici e che l'attuale focus è sull'elaborazione di segnali basata su RNN piuttosto che sull'elaborazione di immagini complesse, che presenta sfide di accoppiamento delle caratteristiche spaziali più elevate.

Problematica

Metodologia

Contributi Chiave

Risultati Sperimentali

Significatività e Rivendicazioni

Articoli simili