SAILOR: A Scalable and Energy-Efficient Ultra-Lightweight RISC-V for IoT Security

1. 문제 정의 (Problem Statement)

사물인터넷 (IoT) 기기의 폭발적인 증가로 인해 배터리 수명과 보안이 중요한 과제가 되었습니다. 특히 암호화 연산은 IoT 장치의 전체 배터리 에너지의 최대 50% 를 소모할 수 있어, 에너지 효율성과 보안 간의 균형이 필수적입니다.

• 기존 연구의 한계: 최근의 RISC-V 코어 설계들은 주로 면적 (Area) 최소화 또는 에너지 효율성 중 하나에만 초점을 맞추는 경향이 있습니다.
• 암호화 지원의 딜레마: 암호화 기능을 추가하면 일반적으로 하드웨어 면적이 크게 증가하여, 제한된 리소스를 가진 IoT 환경에 적합하지 않게 됩니다.
• 연구 격차: 면적, 에너지 효율성, 그리고 RISC-V 암호화 확장 (Zkn-Zkt) 을 동시에 최적화하면서도 소형 면적을 유지하는 통합 아키텍처에 대한 연구가 부족합니다.

2. 방법론 (Methodology)

이 논문은 SAILOR라는 새로운 RISC-V 코어 패밀리를 제안하며, IoT 보안 애플리케이션을 위해 설계된 모듈식 및 확장 가능한 아키텍처를 사용합니다.

• 비트 직렬화 데이터 경로 (Bit-Serialized Data Path):
  • 내부 데이터 경로를 32 비트에서 1, 2, 4, 8, 16, 32 비트로 가변적으로 구성할 수 있는 직렬화 방식을 도입했습니다.
  • 데이터를 작은 조각 (Chunk) 으로 나누어 여러 클럭 사이클에 걸쳐 처리함으로써 ALU(산술 논리 유닛) 의 크기를 줄이고 면적을 최소화합니다.
  • Serializer1 & Serializer2: 입력 데이터를 분할하고 ALU 에 공급하며, 시프트 연산을 효율적으로 처리하는 모듈을 포함합니다.
• 모듈식 암호화 확장 (Modular Cryptographic Extensions):
  • RISC-V 의 공식 암호화 확장인 Zkn-Zkt (Zbkb, Zbkx, Zbkc, Zkne, Zknd, Zknh, Zkt) 를 지원합니다.
  • 하드웨어 재사용 및 경량화: 기존 RV32I 아키텍처의 ALU 와 버퍼를 재사용하고, AES S-Box, xt2(유한체 곱셈), SHA-2 고정 시프트 등 경량 하드웨어 모듈을 추가하여 오버헤드를 최소화했습니다.
  • Zkt 지원: 타이밍 사이드 채널 공격을 방지하기 위해 데이터와 무관한 일정 시간 실행 (Constant-time execution) 을 보장합니다.
• 성능 최적화:
  • 명령어 페치 버퍼 (Instruction Fetch Buffer) 와 분기 예측 (Branch Prediction) 을 추가하여 직렬화 아키텍처의 성능 저하를 보완했습니다.
  • Chisel 하드웨어 구축 언어를 사용하여 모듈화와 파라미터화를 구현했습니다.

3. 주요 기여 (Key Contributions)

1. 확장 가능한 아키텍처: 1 비트부터 32 비트까지 다양한 데이터 경로 폭을 지원하여, 애플리케이션의 면적 및 에너지 요구 사항에 맞춰 유연하게 조정 가능한 코어 패밀리 제공.
2. 저면적 암호화 통합: RISC-V 암호화 확장 (Zkn-Zkt) 을 통합하더라도 면적 오버헤드를 최소화 (최대 21.9% 증가) 하여, 소형 IoT 장치에서도 보안 기능을 구현 가능하게 함.
3. 종합적인 평가: 기존 상태의 최첨단 (State-of-the-Art) RISC-V 코어 (SERV, QERV, FazyRV, PicoRV32 등) 와 비교하여 면적, 에너지, 성능 (속도), 효율성 (EDP, ATP) 을 포괄적으로 분석.

4. 실험 결과 (Results)

FreePDK45 45nm 공정을 사용하여 합성 및 시뮬레이션한 결과는 다음과 같습니다.

• 면적 (Area):
  • 직렬화 아키텍처는 기존 소형 코어 대비 약 1.1~2.5% 의 추가 오버헤드가 발생하지만, 암호화 확장을 포함한 전체 구성에서도 32 비트 코어 대비 최대 59% 까지 면적을 감소시킵니다.
  • 암호화 기능을 포함한 SAILOR 코어는 기존 암호화 지원 RISC-V 코어 대비 35.59% ~ 58.98% 더 작은 면적을 차지합니다.
• 성능 (Performance):
  • 암호화 워크로드 (AES, SHA-2 등) 에서 기존 최첨단 코어 대비 최대 13 배 (13×) 의 속도 향상을 달성했습니다.
  • 특히 16 비트 직렬화 SAILOR 코어는 32 비트 데이터 경로 구현체보다 암호화 작업에서 12.5~60.9% 더 빠른 성능을 보였습니다.
• 에너지 효율성 (Energy Efficiency):
  • 암호화 확장 적용 시 PicoRV32 기준 최대 12.79 배의 에너지 절감 효과를 보였습니다.
  • SHA-256/512 와 같은 작업의 경우 32 비트 버전이 1 비트 버전 대비 13.24 배의 에너지 절감 효과를 나타냈습니다.
• 효율성 지표 (EDP & ATP):
  • 에너지 - 지연 곱 (EDP) 은 암호화 확장 적용 시 최대 153 배 개선되었습니다.
  • 면적 - 시간 곱 (ATP) 은 기존 직렬화 코어 대비 3.96.8 배, PicoRV32 대비 3.5910.51 배 향상되었습니다.

5. 의의 및 결론 (Significance & Conclusion)

이 논문은 SAILOR를 통해 IoT 환경에서 요구되는 "작은 면적", "높은 에너지 효율성", "강력한 보안"이라는 세 가지 상충되는 목표를 동시에 달성할 수 있음을 입증했습니다.

• 기술적 의의: 암호화 기능을 추가한다고 해서 반드시 성능이나 면적이 희생되어야 한다는 기존의 통념을 깨뜨렸습니다. 모듈식 설계와 직렬화 기술을 결합하여 암호화 확장의 하드웨어 오버헤드를 획기적으로 줄였습니다.
• 실용적 가치: 배터리 구동 IoT 기기, 스마트 카드, 센서 네트워크 등 리소스가 극도로 제한된 환경에서 안전한 통신과 인증을 구현하기 위한 이상적인 프로세서 아키텍처를 제시합니다.
• 미래 전망: 이 연구는 제한된 환경에서도 고성능 암호화 처리가 가능함을 보여주어, 향후 IoT 보안 프로세서 설계의 새로운 표준을 제시합니다.