SAILOR: A Scalable and Energy-Efficient Ultra-Lightweight RISC-V for IoT Security

Probleemstelling

Met de explosieve groei van het Internet of Things (IoT), waarbij naar schatting in 2030 meer dan 41 miljard batterijgedreven apparaten verbonden zullen zijn, worden strenge eisen gesteld aan energie-efficiëntie, klein oppervlak (area footprint) en geïntegreerde beveiliging. Cryptografische algoritmen zijn essentieel voor veilige communicatie en authenticatie, maar kunnen tot 50% van de totale batterijenergie van een IoT-apparaat verbruiken.

Bestaande RISC-V-ontwerpen voor IoT maken vaak een compromis:

1. Ze optimaliseren ofwel voor een minimaal oppervlak (bijv. gesequenteerde kernen) of voor energie-efficiëntie.
2. Het toevoegen van cryptografische ondersteuning (zoals de RISC-V Zkn-uitbreidingen) leidt vaak tot een onaanvaardbare toename van het hardware-oppervlak en vermindert de energie-efficiëntie.
3. Er ontbreekt een geïntegreerde architectuur die gelijktijdig schaalbaarheid, minimale oppervlakte en hoge energie-efficiëntie biedt voor cryptografische toepassingen in beperkte IoT-omgevingen.

Methodologie: De SAILOR Architectuur

De auteurs stellen SAILOR voor, een familie van schaalbare, ultra-lightweight RISC-V kernen die specifiek zijn ontworpen voor IoT-beveiliging. De kern van de methodologie rust op de volgende pijlers:

• Gesequenteerde Datapath (Bit-Serialization): In plaats van een traditionele 32-bit datapath, gebruikt SAILOR een modulair ontwerp dat datapaden van 1, 2, 4, 8, 16 en 32 bit ondersteunt. Data wordt in kleinere chunks verwerkt over meerdere klokcycli. Dit verkleint de grootte van de ALU (Arithmetic Logic Unit) en andere functionele modules aanzienlijk, wat leidt tot een drastische reductie van het oppervlak.
• Modulair Ontwerp: De architectuur is zodanig opgebouwd dat de datapath-breedte onafhankelijk kan worden geschaald. De interface naar het geheugen en de registerfile blijft 32-bit om compatibiliteit te garanderen, terwijl de interne verwerking gesequenteerd is.
• Integratie van Cryptografische Uitbreidingen (Zkn-Zkt): SAILOR implementeert de officiële RISC-V cryptografische uitbreidingen (NIST-suite Zkn en Zkt), waaronder:
  • Zbkb: Bitmanipulatie.
  • Zbkc: Carry-less vermenigvuldiging.
  • Zbkx: Crossbar-permutatie.
  • Zkne/Zknd: AES encryptie/decryptie.
  • Zknh: SHA-256/512 hash.
  • Zkt: Data-onafhankelijke instructielatentie (voor timing side-channel beveiliging).
• Hardware-Optimalisatie: Om de overhead te minimaliseren, worden bestaande modules (zoals de ALU en de Serializer) hergebruikt en licht uitgebreid. Er worden dedicated, lichtgewicht hardwaremodules toegevoegd, zoals een compacte AES S-Box en een xt2-eenheid voor Galois-veld vermenigvuldiging. De implementatie is geschreven in Chisel, wat schaalbaarheid en parameterisatie mogelijk maakt.

Belangrijkste Bijdragen

1. Schaalbare Familie: Voor het eerst wordt een RISC-V-architectuur gepresenteerd die naadloos schaalbaar is van 1-bit tot 32-bit, specifiek ontworpen om de trade-off tussen oppervlak en prestaties te balanceren voor IoT.
2. Efficiënte Cryptografie-integratie: Het paper toont aan dat het integreren van de volledige Zkn-Zkt cryptografische suite mogelijk is met een zeer lage hardware-overhead (tot slechts ~22% oppervlakte-toename voor gesequenteerde kernen), zonder de compactheid te verliezen.
3. Beveiliging zonder Prestatieverlies: Door gebruik te maken van constant-time implementaties (Zkt) en dedicated hardware, worden timing side-channels voorkomen zonder de energie-efficiëntie te offeren.
4. Uitgebreide Validatie: De auteurs bieden een grondige analyse van oppervlak, energie, en efficiëntie (EDP en ATP) vergeleken met state-of-the-art oplossingen zoals SERV, QERV, FazyRV en PicoRV32.

Resultaten

De evaluatie, uitgevoerd op een 45nm FreePDK-technologie bij 100 MHz, toont overtuigende resultaten:

• Oppervlakte: De SAILOR-kernen zijn extreem compact. De 16-bit en 32-bit versies met cryptografische uitbreidingen zijn tot 59% kleiner dan vergelijkbare state-of-the-art 32-bit kernen (zoals PicoRV32) die cryptografie ondersteunen. Zelfs de gesequenteerde varianten (1-8 bit) blijven zeer compact.
• Prestaties (Snelheid):
  • Voor cryptografische taken (AES, SHA) presteren de SAILOR-kernen met Zkn-uitbreidingen tot 13× sneller dan state-of-the-art gesequenteerde kernen zonder specifieke cryptografische hardware.
  • De 16-bit gesequenteerde SAILOR-variant presteert zelfs beter dan de 32-bit versie van SAILOR bij bepaalde benchmarks (tot 60% sneller), dankzij de efficiënte gebruikmaking van de shift-eenheden.
• Energie-efficiëntie:
  • De energiebesparing ten opzichte van PicoRV32 loopt op tot 12,79× voor cryptografische workloads.
  • De 32-bit Zkn-Zkt kern toont een energiebesparing van 13,24× ten opzichte van de 1-bit variant voor SHA-workloads, voornamelijk door het verminderen van het aantal klokcycli.
• Efficiëntie (EDP & ATP):
  • De Energy-Delay Product (EDP) verbetert met tot 153× voor kernen met cryptografische uitbreidingen.
  • De Area-Time Product (ATP) toont een verbetering van 3,59× tot 10,51× ten opzichte van PicoRV32 voor cryptografische taken.

Betekenis en Conclusie

Het SAILOR-project vult een kritieke lacune in het RISC-V-onderzoek voor IoT. Het bewijst dat het mogelijk is om een processor te ontwerpen die gelijktijdig ultra-lightweight (klein oppervlak), energie-efficiënt en veilig is.

De belangrijkste implicatie is dat beveiliging niet langer hoeft te leiden tot onaanvaardbare prestatie- of energiekosten in beperkte IoT-omgevingen. Door de modulaire, gesequenteerde aanpak kunnen ontwikkelaars de kern exact afstemmen op de behoeften van hun applicatie (bijv. een 1-bit kern voor een sensor of een 32-bit kern voor een gateway), terwijl ze toch toegang hebben tot robuuste, hardware-versnelde cryptografie. Dit maakt SAILOR een ideale kandidaat voor de volgende generatie veilige, batterijgedreven IoT-apparaten.