Adaptive High-Speed Radar Signal Processing Architecture for 3D Localization of Multiple Targets on System on Chip

1. 연구 배경 및 문제 정의 (Problem)

• 6G 및 ISAC: 6G 통신에서 통합 감지 및 통신 (Integrated Sensing and Communication, ISAC) 은 고속, 초저지연 차량 통신의 핵심 요소입니다. ISAC 는 정적 클러터 (clutter) 속에서 다수의 이동 대상 (Mobile Users, MUs) 을 국소화하기 위해 레이더 신호 처리 (RSP) 를 활용하여 거리, 방위각, 도플러 속도 (3D) 를 동시에 추정합니다.
• 기존 기술의 한계:
  • 처리 시간과 정확도의 트레이드오프: 기존 레이더 시스템은 정확한 도플러 추정을 위해 긴 일관성 처리 구간 (CPI) 을 필요로 하지만, 이는 통신 시간을 감소시켜 전체 처리량 (Throughput) 을 저하시킵니다. 반대로 CPI 를 짧게 하면 탐지 확률이 떨어집니다.
  • 복잡도 문제: 다수 표적의 3D 국소화를 위한 기존 알고리즘 (예: JARP, MUSIC 기반) 은 계산 복잡도가 매우 높아 하드웨어 구현 시 지연 시간이 길어집니다.
  • ISAC 통합 부재: 기존 상용 SoC 는 주로 감지 (Sensing) 에 최적화되어 있으며, ISAC 환경에서 감지와 통신을 동시에 효율적으로 처리하는 재구성 가능한 아키텍처는 부족합니다.

2. 제안된 방법론 (Methodology)

저자들은 Zynq Multi-Processor System-on-Chip (MPSoC) 플랫폼을 기반으로 하드웨어 - 소프트웨어 공동 설계 (HSCD) 와 고정점 (Fixed-point) 최적화를 적용한 적응형 재구성 가능 RSP 가속기를 제안했습니다.

가. 알고리즘적 혁신

1. 두 가지 RSP 프레임워크 개발:
   • MJARP (Modified Joint Azimuth-Range Processing): 높은 정확도를 제공하지만 계산 복잡도가 높은 방식. 첫 번째 펄스에서 모든 안테나 채널에 대한 디지털 빔포밍 (DBF) 과 매칭 필터링 (MF) 을 수행합니다.
   • SARP (Sequential Azimuth-Range Processing): 낮은 계산 복잡도를 가진 방식. 높은 신호 - 클러터 - 잡음비 (SCNR) 조건에서 효율적입니다. 방위각을 먼저 추정하고, 해당 각도에서만 거리 처리를 수행하여 연산을 대폭 줄입니다.
2. 적응형 아키텍처:
   • 실시간으로 SCNR 을 감지하여 SARP(저잡음/고신호 조건) 와 MJARP(고잡음/저신호 조건) 사이를 동적으로 전환합니다.
   • 이를 통해 낮은 SCNR 에서는 정확도를 유지하고, 높은 SCNR 에서는 처리 속도를 극대화합니다.
3. 도플러 속도 추정 개선:
   • 기존 MUSIC 알고리즘의 고유값 분해 (EVD) 에 사용되는 Jacobi 방법 대신, Givens Rotation 기반의 고정점 EVD를 구현하여 초해상도 (Super-resolution) 능력을 유지하면서 지연 시간을 단축했습니다.

나. 하드웨어 아키텍처 및 구현

• Zynq MPSoC 기반 HSCD: ARM 프로세서 (PS) 가 시스템 제어 및 모델링을 담당하고, FPGA 로직 (PL) 에 RSP 가속기 (DBF, MF, CLEAN, MUSIC 등) 를 오프로딩하여 병렬 처리를 실현했습니다.
• CLEAN 알고리즘 하드웨어 가속: 다중 표적 탐지를 위해 강한 표적의 신호 성분을 제거하는 CLEAN 알고리즘을 FPGA 내에서 구현하여 ARM 과 FPGA 간의 데이터 전송 오버헤드를 줄였습니다.
• 재구성 가능성: FPGA 의 동적 기능 교환 (DFX) 을 사용하지 않고, 하드웨어 블록을 공유하고 스케줄러를 통해 알고리즘을 전환하는 방식으로 ASIC 호환성을 확보했습니다.
• 고정점 최적화: DBF, FFT, IFFT 등 주요 블록에 대해 고정점 (Fixed-point) 연산을 적용하여 리소스 사용량과 전력 소모를 줄이면서도 부동소수점 (Floating-point) 수준의 정확도를 유지했습니다.

3. 주요 기여 (Key Contributions)

1. 알고리즘 수준: ISAC 를 위한 저복잡도 SARP 와 고정확도 MJARP 두 가지 프레임워크를 개발하고, SCNR 에 따라 동적으로 전환하는 적응형 메커니즘을 제시했습니다.
2. 아키텍처 수준:
   • Zynq MPSoC 에 RSP 가속기를 매핑하여 다중 표적의 3D 국소화를 가속화했습니다.
   • CLEAN 알고리즘을 FPGA 에서 구현하여 데이터 전송량을 최소화했습니다.
   • Givens Rotation 기반의 고정점 EVD 하드웨어 IP 를 개발하여 기존 Xilinx IP 대비 초해상도 성능을 확보했습니다.
3. 시스템 수준: 10 개의 표적을 대상으로 한 시스템 레벨 시뮬레이션을 통해, 적응형 재구성이 통신 처리량을 극대화함을 입증했습니다.

4. 실험 결과 (Results)

• 처리 속도 향상: 기존 최첨단 설계 (State-of-the-art) 대비 최대 5.6 배 빠른 RSP 처리 속도를 달성했습니다. (MJARP 대비 51% 단축, JARP 대비 5.6 배 가속)
• 통신 처리량 개선: 제안된 ISAC 시스템은 하드웨어 복잡도를 증가시키지 않으면서 통신 처리량을 24% 향상시켰습니다. (기존 802.11ad 표준 대비 최대 88% 향상)
• 정확도: 다양한 잡음 환경 (Noise Floor) 에서 SARP 와 MJARP 를 적절히 전환함으로써, 모든 표적에 대해 최적의 국소화 정확도 (RMSE) 를 유지했습니다.
• 하드웨어 효율성:
  • 고정점 구현을 통해 리소스 사용량 (LUT, FF, BRAM, DSP) 을 40~70% 감소시켰습니다.
  • 동적 전력 소모를 최대 26.4% 절감했습니다.
  • 32 개의 패킷 처리 시 JARP 대비 5.6 배의 가속 계수 (Acceleration Factor) 를 달성했습니다.

5. 의의 및 결론 (Significance)

이 연구는 6G ISAC 시스템의 핵심 과제로서, 감지 정확도와 통신 처리량 사이의 트레이드오프를 해결하는 새로운 패러다임을 제시했습니다.

• 실시간 적응성: 채널 조건 (SCNR) 에 따라 알고리즘을 실시간으로 변경함으로써, 다양한 환경에서 최적의 성능을 보장합니다.
• 하드웨어 효율성: 고정점 최적화와 하드웨어 가속을 통해 저전력, 저지연의 엣지 컴퓨팅 플랫폼 (Zynq MPSoC) 에서 고성능 3D 국소화를 실현했습니다.
• 상용화 가능성: 기존 상용 레이더 SoC 들이 주로 감지에만 초점을 맞춘 것과 달리, 본 연구는 감지와 통신을 통합한 ISAC 전용 아키텍처를 제공하며, 향후 6G 기반의 자율주행 및 디지털 트윈 네트워크 구현에 중요한 기여를 할 것으로 기대됩니다.