Bridging the Sim-to-Real Gap in Semiconductor Visual Program Synthesis via Input Binarization

기술 요약: 입력 이진화를 통한 반도체 시각적 프로그램 합성의 Sim-to-Real 간극 극복

문제 정의
회로 기하학에 대한 정밀한 파라미터 제어는 반도체 검사 및 계측에 있어 매우 중요합니다. 그러나 충분한 양의 실제 학습 데이터를 확보하는 것은 비용이 많이 듭니다. 확산 모델(Diffusion Models)이나 GAN과 같은 생성 모델이 데이터를 증강할 수는 있지만, 이러한 작업에 필요한 나노미터 수준의 기하학적 정확도는 결여되어 있습니다. 기존의 이미지-코드 접근 방식은 이미지-코드 쌍을 쉽게 구할 수 있는 환경(예: 웹 데이터)에 국한되거나 특정 도메인을 위한 특화된 네트워크 설계가 필요합니다. 또한, 모델이 합성 데이터로 학습된 후 실제 주사 전자 현미경(SEM) 이미지를 처리하려고 할 때, 주로 SEM 특유의 노이즈, 질감 및 에지 효과(edge effects)로 인해 기하학적 구조가 가려짐으로써 발생하는 상당한 "sim-to-real" 도메인 간극이 존재합니다.

방법론
저자들은 반도체 검사 이미지를 재현 가능하고 편집 가능한 도메인 특화 언어(DSL)로 변환하는 시각적 프로그램 합성 프레임워크를 제안합니다. 이 방법론은 네 가지 핵심 구성 요소로 이루어집니다:

1. DSL 설계: 맨해튼 배선 아키텍처를 위해 설계된 경량 DSL이 개발되었습니다. 래스터 이미지와 달리, 이 언어는 회로 패턴을 정의하기 위해 벡터 기반의 기하학적 명령을 사용합니다. 여기에는 캔버스(CANVAS), 안정적인 비아(via) 연결을 위한 파라미터화된 "도그본(dogbone)" 형상을 가진 전도성 트레이스(WIRE), 그리고 층간 연결(VIA)을 위한 프리미티브가 포함됩니다. 라우팅 경로는 상대적인 맨해튼 이동(수평/수직)의 시퀀스로 기술되어, 복잡한 토폴로지를 유연한 단일 스트로크(one-stroke) 방식으로 설명할 수 있게 합니다.
2. 합성 데이터 생성: 모델 학습을 위해 19,200개의 합성 이미지-DSL 쌍을 생성했습니다. 실제 SEM 토폴로지는 수직 스트라이프(Vertical Stripes), 수평선(Horizontal Lines), 맨해튼 패턴으로 분류되었습니다. 특정 공간 주파수에 대한 과적합을 방지하기 위해 구조적 파라미터(예: 그리드 분할, 배선 밀도, 굴곡 확률)를 넓은 균등 분포를 사용하여 무작위화했습니다. 합성 이미지는 바이너리 성격의 DSL과 일치하도록 선택적 솔트 임펄스 노이즈(salt impulse noise)를 포함한 이진 패턴으로 렌더링되었습니다.
3. VLM 학습: 시각-언어 모델(구체적으로 Qwen3-VL-8B)을 사용하여 입력 이미지를 해당 DSL 시퀀스로 변환하도록 지도 미세 조정(SFT)을 수행했습니다. 모델은 오직 합성 이진 데이터로만 학습되었습니다.
4. 입력 이진화 전략: 추론 단계에서 도메인 간극을 해결하기 위해, 실제 그레이스케일 SEM 이미지는 VLM에 입력되기 전 전역 임계값 처리(임계값 100으로 고정)를 통해 이진 이미지로 전처리됩니다. 이 전략은 SEM 특유의 질감과 노이즈를 제거하여 실제 입력을 이진 합성 학습 데이터와 정렬시키고, 모델이 기하학적 구조에 집중하도록 강제합니다.

주요 기여

• 시각적 프로그램 합성 프레임워크: 반도체 이미지를 편집 가능한 DSL 코드로 변환하는 프레임워크를 도입하여, 정확한 파라미터 조작(예: 선폭, 길이)을 통한 제어 가능한 데이터 생성을 가능하게 했습니다.
• 도메인 적응을 위한 입력 이진화: 입력 이진화를 통한 단순한 질감 추상화가 sim-to-real 간극을 효과적으로 메울 수 있음을 입증했습니다. 저자들은 질감과 노이즈가 이 영역에서 VLM 추론을 방해하는 주요 요인이며, 이를 제거함으로써 상당한 이득을 얻었다고 가설을 세웠습니다.
• 재사용성: 이 접근 방식은 언어 명세를 설계 변수로 취급하여, 단순히 DSL을 변경하는 것만으로 동일한 VLM 아키텍처를 다양한 검사 도메인에 재사용할 수 있도록 합니다.

결과
실험은 MIIC 데이터셋(1,034개의 테스트 이미지)을 대상으로 수행되었습니다. 제안된 방법(이진 입력)을 원본 그레이스케일 입력을 사용하는 베이스라인과 비교했습니다.

• 정량적 성능: 입력 이진화는 실행 가능한 출력에 대해 평가된 모든 지표를 개선했습니다. 평균 Dice 계수는 0.4393(원본 입력)에서 0.5256(이진 입력)으로 증가했습니다. IoU(0.2865에서 0.3619), Boundary F1 점수(0.4054에서 0.4412), Skeleton F1 점수(0.1276에서 0.1746)에서도 개선이 관찰되었습니다.
• 상한선 분석: 이진 입력이 실제 데이터에서 성능을 향상시켰지만, 합성 평가 데이터에서 달성한 점수(Dice: 0.6340)보다는 낮았습니다. 이는 질감 간극은 줄어들었으나, 다른 비색상 도메인 간극(예: 미세한 형태 차이)은 여전히 존재함을 나타냅니다.
• 복잡도 트레이드오프: 구조적 복잡도(압축된 DSL 크기로 측정)와 재구성 오류 사이에 양의 상관관계가 발견되었습니다. 패턴이 더 복밀해질수록 정확도가 하락하며, 실패는 주로 누락되거나 환각된 와이어와 같은 토폴로지 수준의 오류로 나타납니다.

의의 및 주장
본 논문은 입력 이진화가 반도체 시각적 프로그램 합성의 sim-to-real 간극을 완화하는 매우 효과적이고 간단한 전략이라고 주장합니다. 질감 정보를 추상화함으로써, 이 방법은 합성 데이터로만 학습된 모델이 실제 SEM 이미지로부터 편집 가능한 DSL을 견고하게 재구성할 수 있게 합니다. 이는 **절차적 데이터 증강(procedural data augmentation)**을 위한 신뢰할 수 있는 기반을 구축하며, 실제 샘플에서 수집하기 어려운 하드 네거티브(hard negatives) 및 임계 영역을 포함한 다양한 학습 샘플을 능동적으로 생성할 수 있게 합니다. 저자들은 향 $\text�업무로서 토큰 효율성을 위한 DSL 최적화와 관찰된 복잡도 트레이드오프를 해결하기 위한 모델의 롱 컨텍스트 추론 능력 향상에 집중할 것이라고 언급했습니다.