Bridging the Sim-to-Real Gap in Semiconductor Visual Program Synthesis via Input Binarization

Resumen Técnico: Cerrando la brecha Sim-to-Real en la Síntesis de Programas Visuales de Semiconductores mediante la Binarización de Entrada

Planteamiento del Problema
El control paramétrico preciso sobre la geometría de los circuitos es crítico para la inspección y metrología de semiconductores. Sin embargo, la adquisición de suficientes datos de entrenamiento del mundo real es costosa. Aunque los modelos generativos como los Modelos de Difusión y las GAN pueden aumentar los datos, carecen de la precisión geométrica a escala nanométrica requerida para estas tareas. Los enfoques existentes de imagen-a-código suelen estar limitados a entornos con pares de imagen-código fácilmente disponibles (por ejemplo, datos de la web) o requieren diseños de red especializados para dominios específicos. Además, existe una brecha significativa de "sim-to-real" (de simulación a realidad) cuando los modelos entrenados con datos sintéticos intentan procesar imágenes reales de Microscopía Electrónica de Barrido (SEM), debido principalmente al ruido, la textura y los efectos de borde específicos del SEM que oscurecen las estructuras geométricas.

Metodología
Los autores proponen un marco de síntesis de programas visuales que convierte imágenes de inspección de semiconductores en un Lenguaje de Dominio Específico (DSL) reproducible y editable. La metodología consta de cuatro componentes clave:

1. Diseño del DSL: Se desarrolló un DSL ligero específicamente para arquitecturas de cableado Manhattan. A diferencia de las imágenes de mapa de bits (raster), este lenguaje utiliza comandos geométricos basados en vectores para definir patrones de circuitos. Incluye primitivas para el lienzo (CANVAS), trazas conductoras con formas de "dogbone" parametrizadas para conexiones estables de vía (WIRE) y conexiones de capa intermedia (VIA). Las rutas de enrutamiento se describen como secuencias de movimientos Manhattan relativos (Horizontal/Vertical), lo que permite descripciones de un solo trazo para topologías complejas.
2. Generación de Datos Sintéticos: Para entrenar el modelo, los autores generaron 19,200 pares de imagen-DSL sintéticos. Las topologías reales de SEM se categorizaron en Rayas Verticales, Líneas Horizontales y patrones Manhattan. Los parámetros estructurales (por ejemplo, divisiones de rejilla, densidades de cableado, probabilidades de giro) se aleatorizaron utilizando distribuciones uniformes amplias para evitar el sobreajuste a frecuencias espaciales específicas. Las imágenes sintéticas se renderizaron como patrones binarios con ruido de impulso de sal opcional, coincidiendo con la naturaleza binaria del DSL.
3. Entrenamiento del VLM: Un Modelo de Lenguaje Visual (específicamente Qwen3-VL-8B) fue ajustado mediante Ajuste Fino Supervisado (SFT) para traducir imágenes de entrada en las secuencias de DSL correspondientes. El modelo fue entrenado exclusivamente con los datos binarios sintéticos.
4. Estrategia de Binarización de Entrada: Para abordar la brecha de dominio durante la inferencia, las imágenes de escala de grises de SEM reales se preprocesan utilizando un umbral global (fijo en un umbral de 100) para convertirlas en imágenes binarias antes de ser enviadas al VLM. Esta estrategia elimina la textura y el ruido específicos del SEM, alineando la distribución de la entrada real con los datos de entrenamiento binarios sintéticos y obligando al modelo a centrarse en la estructura geométrica.

Contribuciones Clave

• Marco de Síntesis de Programas Visuales: La introducción de un marco que traduce imágenes de semiconductores en código DSL editable, permitiendo la generación controlada de datos de entrenamiento con manipulación exacta de parámetros (por ejemplo, ancho de línea, longitud).
• Binarización de Entrada para Adaptación de Dominio: La demostración de que la abstracción de textura mediante la binarización de entrada cierra eficazmente la brecha sim-to-real. Los autores plantean la hipótesis de que la textura y el ruido son los factores dominantes que dificultan la inferencia del VLM en este dominio, y su eliminación produce ganancias sustanciales.
• Reutilización: El enfoque trata la especificación del lenguaje como una variable de diseño, permitiendo que la misma arquitectura de VLM se reutilice en diferentes dominios de inspección simplemente cambiando el DSL.

Resultados
Los experimentos se realizaron en el conjunto de datos MIIC (1,034 imágenes de prueba). El método propuesto (entrada binaria) se comparó con una línea base que utilizaba entradas de escala de grises puras.

• Desempeño Cuantitativo: La binarización de la entrada mejoró todas las métricas evaluadas para salidas ejecutables. El coeficiente Dice medio aumentó de 0.4393 (entrada pura) a 0.5256 (entrada binaria). También se observaron mejoras en IoU (0.2865 a 0.3619), la puntuación F1 de contorno (0.4054 a 0.4412) y la puntuación F1 de esqueleto (0.1276 a 0.1746).
• Análisis del Límite Superior: Aunque las entradas binarias mejoraron el desempeño en datos reales, las puntuaciones siguieron siendo inferiores a las logradas en los datos de evaluación sintéticos (Dice: 0.6340), lo que indica que, si bien se redujeron las brechas de textura, persisten otras brechas de dominio no relacionadas con el color (por ejemplo, diferencias sutiles de forma).
• Compromiso de Complejidad: Se encontró una correlación positiva entre la complejidad estructural (medida por el tamaño del DSL comprimido) y el error de reconstrucción. La precisión disminuye a medida que los patrones se vuelven más intrincados, con fallos que suelen manifestarse como errores de topología, como cables faltantes o alucinados.

Significancia y Reivindicaciones
El artículo afirma que la binarización de la entrada es una estrategia altamente efectiva y simple para mitigar la brecha sim-to-real en la síntesis de programas visuales de semiconductores. Al abstraer la información de textura, el método permite que un modelo entrenado únicamente con datos sintéticos reconstruya robustamente el DSL editable a partir de imágenes SEM reales. Esto establece una base fiable para el aumento de datos procedimental, permitiendo la generación activa de muestras de entrenamiento diversas, incluyendo negativos duros y áreas críticas, que son difíciles de recolectar a partir de muestras reales. Los autores señalan que el trabajo futuro se centrará en optimizar el DSL para la eficiencia de tokens y en mejorar el razonamiento de contexto largo del modelo para abordar los compromisos de complejidad observados.