Evaluating Dynamic Range Compressor Models Using Control-Voltage Measurements: an Approach and Dataset

기술 요약: 제어 전압 측정을 이용한 다이내믹 레인지 컴프레서 모델의 평가

문제 정의
다이내믹 레인지 컴프레서(DRC)의 주요 동작은 입력 신호에 적용되는 시변 이득 신호($g_{dB}[k]$)에 의해 정의된다. 그러나 기존의 DRC 모델링용 데이터셋에서는 이 이득 신호가 직접적으로 관찰되지 않으며, 오디오 입출력 쌍만이 제공된다. 오디오 데이터로부터 $g_{dB}[k]$를 분리해내는 것은 아날로그 하드웨어 및 캡처 체인에 내재된 위상 변화, 진폭 응답 편차, 노이즈와 같은 부차적 효과로 인해 복잡해지는 부적정 조건(ill-conditioned) 역문제이다. 결과적으로, 현재의 모델 평가는 출력 파형을 기반으로 계산된 "대리 지표(proxy metrics)"(예: 평균 절대 오차 또는 다중 해상도 단시간 에너지)에 의존하고 있다. 저자들은 이러한 대리 지표들이 이득 신호를 가리는 것과 동일한 부차적 효과에 민ền하게 반응하여, 모델이 핵심적인 이득 감소 동작이 아닌 들리지 않는 아티팩트를 모방하는 것에 대해 보상받거나 벌칙을 받는 등 오도된 평가를 초래할 수 있다고 주장한다.

방법론
이러한 한계를 해결하기 위해, 저자들은 제어 전압(CV) 측정을 사용하는 직접적인 평가 방법을 제안한다. 핵심 방법론은 다음과 같다:

1. 직접 측정: 하드웨어에서 생성되는 이득 감소 제어 전압 신호를 오디오 입출력과 함께 캡처한다. 이 CV 신호는 역문제 해결 과정을 거치지 않고 정확한 데시벨 단위의 이득 감소($g_{dB}[k]$)를 나타내도록 스케일링된다.
2. 실험적 비교: 저자들은 세 가지 서로 다른 손실 체계(loss regimes)를 사용하여 그레이 박스(gray-box) 다이내믹스 모델(수정된 torchcomp 버전)을 학습시켰다:
   • 이득 신호에 대한 직접 손실: $L_1(g_{dB}, \hat{g}_{dB})$.
   • 처리된 파형에 대한 대리 손실: $L_1(y, \hat{y})$.
   • 다중 해상도 단시간 에너지를 사용한 처리된 파형에 대한 대리 손실: $MSTE(y, \hat{y})$.
3. 평가: 10개의 독립적인 모델을 동일한 최적화 설정과 단일 30초 스테레오 엑서프(excerpt)를 사용하여 각 체계별로 학습시켰다. 이후, 모델들을 그라운드 트루스(ground-truth) 이득 궤적 및 대리 지표들과 비교 평가하여, 대리 손실을 최소화하는 것이 근본적인 제어 궤적을 효과적으로 복구하는지 확인하였다.

주요 기여

• 방법론적 접근: 본 논문은 이득 신호를 오디오 파형으로부터 추론하는 대신, 하드웨어 제어 전압에 대해 이득 감소 신호를 직접 측정함으로써 DRC 모델을 평가하는 방법을 도입하고 검증한다.
• 데이터셋 공개: 저자들은 Solid State Logic (SSL) Logic FX G384 버스 컴프레서를 특징으로 하는 새로운 데이터셋을 제시한다. 여기에는 90개의 제어 조합에 걸쳐 처리된 219개의 스테레오 음악 클립과 캘리브레이션 신호가 포함되어 있다. 결정적으로, 모든 오디오 입출력 쌍에는 그에 상응하는 이득 제어 전압 신호($g_{dB}[k]$)가 44.1 kHz 샘플링 레이트와 32비트 해상도로 동반된다.
• 경험적 증거: 본 연구는 대리 지표(파형 기반 $L_1$ 및 MSTE)가 이득 감소 정확도에서 현저한 차이를 보이는 모델들을 구분하지 못한다는 것을 보여주는 경험적 데이터를 제공한다.

결과
실험 결과는 다음과 같다:

• 대리 손실($L_1(y, \hat{y})$ 및 $MSTE(y, \hat{y})$)을 사용하여 학습된 모델들은 그라운드 트루스 제어 궤적에 대해 직접 이득 제어 신호로 학습된 모델과 대등한 성능을 달성하지 못했다.
• 대리 손실로 학습된 모델들 사이의 오차 분포(2.8% for $L_1$, 13.3% for MSTE)는 직접 이득 감소 지표를 사용했을 때 관찰된 오차 분포(85.9%)에 비해 현저히 작았다.
• 파형 영역의 지표들은 직접 지표에 의해 명확히 구분되는 모델들에게 유사한 오차 값을 할당하였으며, 이는 대리 목적 함수가 프로세서 동작의 중요한 차이를 가릴 수 있음을 시사한다.
• 직접 지표는 대리 손실을 최소화하는 것이 이득 궤적의 오차를 최소화하는 것과 동일하지 않음을 드러냈다.

의의
본 논문은 제안된 데이터셋에 제어 전압 신호를 포함함으로써, DRC 모델링의 주요 관심 대상인 이득 감소 동작에 대한 직접적인 감독(supervision)을 가능하게 한다고 주장한다. 이 연구를 통해 연구자들은 다음과 같은 작업을 수행할 수 있다:

1. 실제 목적 함수에 정의된 손실 함수를 사용하여 모델을 학습시킴으로써, 잠재적으로 결함이 있는 대리 지표를 사용할 필요를 제거한다.
2. 기존 대리 지표를 엄격하게 평가하여 그 한계와 실패 모드를 이해한다.
3. 일반적인 모델이 포착하지 못할 수 있는 특정 하드웨어 동작(예: SSL의 프로그램 의존적 릴리즈 및 곡선형 정적 응답)을 조사한다.

저자들은 대리 지표가 근본적인 관심 대상과 상관관계가 있을 수는 있지만, 이득 감소 오차에 대한 기능적으로 동등한 대리물은 아니며, 제어 신호의 직접 측정이 모델 평가를 위한 더 해석 가능하고 정확한 기초를 제공한다고 결론짓는다.