Nearest-neighbour gates are all you need: High-rate quantum low-density parity-check codes on a planar grid

기술 요약: 근접 이웃 게이트만으로 충분하다: 평면 격자 상의 고율 양자 저밀도 패리티 검사 부호

문제 정의
양자 오류 정정(QEC)은 결함 허용 양자 컴퓨팅을 위해 필수적이지만, 현재의 하드웨어 제약은 상당한 도전 과제가 되고 있다. 표면 코드는 엄격한 평면 및 근접 이웃(NN) 연결성에 대한 호환성 덕분에 초전도 프로세서의 유력한 후보이다. 그러나 이는 낮은 인코딩율로 인해, 거리 $d$인 하나의 논리 큐비트를 인코딩하기 위해 $O(d^2)$개의 물리 큐비트를 필요로 한다. 반면, 고성능 양자 저밀도 패리티 검사(qLDPC) 코드는 우수한 인코딩율과 유한 크기 오버헤드 감소를 제공하지만, 일반적으로 비국소적인 체크-데이터 상호작용을 요구한다. 이러한 비국소적 상호작용을 구현하려면 큐비트 셔틀링이나 재구성 가능한 연결성(예: 플립칩 아키텍처)이 필요한데, 이는 제조 복잡성을 크게 높이며 표준 2D 초전도 아키텍처에서는 구현하기 어렵다. 본 연구가 다루는 핵심 질문은 장거리 커플러에 의존하지 않고도, 엄격한 기하학적 및 연결성 제약이 있는 평면 NN 격자 내에서 qLDLDPC 코드의 유한 크기 이점을 유지할 수 있는가 하는 점이다.

방법론
저자들은 정사각형 격자 하드웨어에 특화되어 설계된 평면 qLDPC 메모리 제품군인 **방향성 타일 코드(directional tile codes)**를 소개한다. 이 코드의 구성은 세 가지 핵심 메커니즘에 기반한다:

1. 방향성 단어와 테셀레이션(Directional Words and Tessellation): 코드는 "방향성 단어"(예: N2ESEN2와 같은 순서가 정해진 격자 단계들의 문자열)에 의해 정의된다. 이 단어들은 프라이멀(primal) 및 듀얼(dual) 격자 상의 연결된 문자열로서 CSS 안정기(stabiliser, $X$ 및 $Z$ 체크)의 서포트를 정의한다. 코드는 주기적 경계가 아닌 개방형 경계를 가진 유한 평면 패치 위에 이러한 "방향성 타일" 쌍을 테셀레이션함으로써 구축된다.
2. iSWAP 워크를 통한 동적 연결성(Dynamic Connectivity via iSWAP Walks): 정적인 장거리 결합 대신, 신드롬 추출은 오직 근접 이웃 게이트만을 사용하여 구현된다. 핵심 혁신은 iSWAP 게이트(구체적으로 $CXSWAP$ 연산)의 교환 특성을 시공간 라우팅 프리미티브로 활용하는 것이다. 신드롬 추출 중에 체크 큐비트는 방향성 단어가 정의하는 경로를 따라 "워크(walk)"를 수행한다. 체크 큐비트가 이동함에 따라, 이는 패리티를 축적하기 위해 데이터 큐비트와 $CX$게이트로 상호작용하고, 근접 이웃 연결성을 유지하기 위해 라우팅 큐비트와$SWAP$ 게이트로 상호작용한다.
3. 누설 완화 및 리셋(Leakage Mitigation and Reset): 이러한 동적 회로 구조는 각 신드롬 추출 라운드마다 데이터와 체크 큐비트의 역할을 교체할 수 있게 한다. 이 메커니즘은 큐비트를 매 라운드마다 효과적으로 리셋하여, 초전도 하드웨어의 결정적 병목 현상인 고차 들뜸 상태로부터의 인구수 유출(leakage)을 자연스럽게 제거한다.

신드롬 추출 회로 깊이는 코드 크기와 무관하게 $w+2$($w$는 방향성 단어의 가중치)이다. 라우팅 큐비트는 워크의 간극을 메우기 위해 필요한 곳에만 삽입되며, 이들의 오버헤드는 코드 거리($d$)에 따라 선형적으로($O(d)$) 스케일링됨이 입증되었다.

주요 기여

• 평면 qLDPC 구축: 본 논문은 장거리 커플러나 큐비트 셔틀링 없이 오직 근접 이웃 게이트만을 사용하여 평면 개방 경계 격리에서 작동하는 고율 qLDPC 코드의 첫 번째 구성을 제시한다.
• 동적 안정기 측정: 정적인 비국소 하드웨어 그래프를 대체하기 위해, iSWAP 기반 워크를 통해 시공간 상에서 체크-데이터 연결성을 동적으로 생성할 수 있음을 보여준다.
• 최적의 회로 깊이: 신드롬 추출 회로는 코드 크기에 관계없이 최적의 상수 깊이를 달enc하며, 이는 비국소 코드를 로컬 하드웨어에 매핑하려는 기존의 시도들보다 크게 개선된 것이다.
• 누설 인식 설계: 이 아키텍처는 데이터와 체크 큐비트 역할의 주기적 교체를 통해 누설 제거를 본질적으로 지원하며, 이는 최근의 누설 완화 전략과 일치한다.

결과
저자들은 이론적 파라미터와 회로 수준의 시뮬레이션 결과를 모두 제공한다:

• 코드 효율성: 논문은 $[[323, 14, 15]]$ 코드와 같은 조밀한 유한 크기 인스턴스를 식별한다. 이러한 인스턴스의 코드 효율성 비율($kd^2/n$)은 동일한 거리의 회전 표면 코드(rotated surface-code) 패치보다 거의 10배 더 크다.
• 회로 수준 성능: 물리적 오류율 $p=0.001$에서의 시뮬레이션 결과, 방향성 타일 코드를 NN 회로로 컴파일했을 때 회전 표면 코드를 크게 능가함을 보여준다.
  • 논리 큐비트당 약 30개의 회로 큐비트 풋프린트에서, 최적의 방향성 타일 코드 레이아웃은 동일한 수의 논리 큐비트를 저장하는 회전 표면 코드 메모리에 비해 논리당, 라운드당 논리 오류율을 최대 1000배(3 자릿수)까지 감소시킨다.
• 라우팅 오버헤드: 라우팅 오버헤드는 코드 거리에 따라 선형적으로($O(d)$) 스케일링됨이 증명되었으며, 부하를 담당하지 않는 라우팅 사이트를 제거하는 최적화 기법을 통해 상당한 상수 계수 절감을 달성했다.

의의 및 주장
본 논문은 qLDPC 코드의 이점, 즉 우수한 유한 크기 오버헤드와 인코딩율이 엄격한 평면 근접 이웃 회로로의 컴파일 과정에서도 생존할 수 있다고 주장한다. 이는 고성능 qLDPC 코드가 복잡한 비국소 하드웨어를 필수로 한다는 기존의 관점에 도전하는 것이다.

저자들은 코드, 네이티브 게이트(iSWAP), 신드롬 추출 역학을 공동 설계함으로써, 장거리 커플러나 큐비트 셔틀링을 요구하지 않고도 현재 세대의 초전도 하드웨어에서 저오버헤드 결함 허용 메모리를 달성할 수 있다고 주장한다 유. 이 연구는 표면 코드의 국소성과 qLDPC의 효율성 사이의 이분법이 초기 결함 허용 장치와 관련된 유한 크기 영역에서는 절대적이지 않음을 시사한다. 논문은 이러한 결과가 저오버헤드 결함 허용 메모리를 근시일 내의 하드웨어 실현에 더 가깝게 만들었다고 결론짓지만, 코드 스위칭, 노이즈 모델 최적화(예: 편향된 노이즈), 그리고 격자 수술(lattice surgery)과 같은 논리 연산과의 통합에 대한 추가 연구가 필요함을 언급한다.