기술 요약: 메모리 중심 컴퓨팅: 프로세싱 인 DRAM(Processing-in-DRAM)의 보안 이점 및 과제

1. 문제 정의

현대 컴퓨팅 시스템은 주 메모리(DRAM)를 수동적인 저장 기질로 취급하는 프로세서 중심적 구조를 띠고 있습니다. 이러한 아키텍처는 프로세싱 요소(CPU, GPU 등)와 메모리 사이의 빈번한 데이터 이동을 필요로 하며, 이는 성능, 에너지 효율성 및 대역폭 측면에서 심각한 병목 현상을 초래합니다. 생성형 AI 및 대규모 머신러닝과 같은 데이터 중심 애플리케이션이 성장함에 따라 이러한 병목 현상은 더욱 치명적이 되고 있습니다.

메모리 중심 컴퓨팅(MCC) 패러다임, 특히 **프로세싱 인 DRAM(PiD)**은 계산을 데이터가 있는 곳으로 이동시킴으로써 해결책을 제시하지만, 그 보안 함의는 아직 충분히 탐구되지 않았습니다. DRAM을 비활성 저장소에서 활성 컴퓨팅 기질로 전환하는 것은 이중적인 성격을 도입합니다. 즉, 새로운 보안 프리미티브를 제공하고 데이터 노출을 줄일 수 있는 동시에, 새로운 공격 표면을 생성하고 기존의 신뢰성 문제를 악화시킬 수 있습니다. 본 논문은 수정되지 않은 상용 오프더셸(COTS) DRAM 칩에 초점을 맞추어 이러한 보안 이점과 과제를 조사합니다.

2. 방법론

저자들은 실제 DRAM 하드웨어를 테스트하기 위해 FPGA 기반 인프라(SoftMC 및 DRAM Bender 기반)를 사용하는 엄격한 실험적 특성 분석 접근 방식을 채택했습니다. 방법론은 다음과 같습니다:

• 하드웨어 테스트: 주요 제조사의 수백 개 COTS DDR4 및 LPDDR4 칩을 대상으로 광범위한 테스트를 수행했습니다.
• 타이밍 위반 악용: 제조사 권장 DRAM 액세스 타이밍 파라미터(예: 활성화 지연 시간 단축)를 의도적으로 위반하여 DRAM 셀 내의 비결정론적 동작을 유도했습니다.
• 동시 행 활성화: 다중 행 활성화(SiMRA) 및 연속 다중 행 활성화(CoMRA) 기술을 활용하여 DRAM 어레이 내의 전하 공유 및 아날로그 효과를 유발했습니다.
• 공격 시뮬레이션: 특정 공격 벡터(예: RowHammer 변형, 타이밍 채널)를 구현하여 시스템의 견고성과 기밀성에 미치는 영향을 측정했습니다.
• 통계적 분석: 보안 프리미티브를 위한 엔트로피, 고유성, 안정성 및 처리량 지표를 평가하고, 비트플립 비율 및 통신 처리량을 측정했습니다.

3. 주요 기여

A. 보안 이점: 인-DRAM 보안 프리미티브

본 논문은 하드웨어 수정 없이도 DRAM이 두 가지 핵심 보안 프리미티브를 위한 고성별 성능 기질 역할을 할 수 있음을 입증합니다.

1. SiMRA-TRNG (진난수 생성기):

   • 메커니즘: 서로 반대되는 데이터 패턴을 가진 여러 행(최대 32개)을 동시에 활성화할 때 발생하는 전하 공유 과정을 이용합니다. 활성화 타이밍을 줄임으로써 비트라인 전압이 기준 전압($V_{DD}/2$) 주변에서 무작위로 교란되게 하고, 센스 앰프리파이어가 무작위 값을 샘м플링하도록 합니다.
   • 성능: 최대 16.05 Gb/s의 처리량을 달성하여, 기존의 최첨단 DRAM 기반 TRNG(예: QUAC-TRNG)를 크게 능가합니다.
   • 품질: 생성된 비트스트림은 모든 NIST STS 테스트를 통과합니다. 엔트로피는 동시에 활성화된 행의 수가 많아질수록 증가하지만, 지연 시간과의 트레이드오프가 존재합니다.

2. SiMRA-PUF (물리적 복제 불가능 함수):

   • 메커니즘: TRNG와 유사하게, 제조 편차에 기반한 장치 고유 시그니처를 생성하기 위해 감소된 타이밍과 함께 다중 행 동시 활성화를 사용합니다. 안정적인 비트들이 시그니처를 형성하며, 무작위 비트는 필터링됩니다.
   • 성능: 높은 반복성(intra-Jaccard index >94%)과 고유성(inter-Jaccard index <4%)을 제공합니다.
   • 장점: 2-행 활성화 변형 방식은 기존의 최첨단 방식(Frac 기반 PUF)보다 5.75% 낮은 평가 지연 시간을 달려, 런타임 접근 가능한 인증에 적합합니다.

B. 보안 과제: 새로운 공격 표면

본 논문은 PiD 연산이 도입하는 두 가지 핵심 위험을 식별합니다.

1. 증폭된 읽기 방해 (PuDHammer):

   • 발견: 여러 행을 동시에 또는 연속적으로 활성화하는 데 의존하는 PiD 연산은 DRAM 읽기 방해 취약성을 극적으로 악화시킵니다.
   • 영향: 전통적인 RowHammer와 비교했을 때, 첫 번째 비트플립을 유도하는 데 필요한 최소 활성화 횟수($HC_{first}$)가 Simultaneous Multiple-Row Activation(SiMRA) 사용 시 최대 158.58배 감소합니다. Consecutive Multiple-Row Activation(CoMRA) 또한 $HC_{first}$를 최대 13.98배 감소시킵니다.
   • 완화 비용: PiD 연산을 커버하기 위해 기존의 행별 활성화 카운팅(PRAC)과 같은 방어 기제를 적용할 경우 상당한 시스템 성능 오버헤드(평균 48.26%)가 발생하며, 이는 새로운 솔루션의 필요성을 나타냅니다.

2. 고처리량 타이밍 채널 (IMPACT):

   • 발견: PiD는 사용자 공간 애플리케이션이 캐시 계층을 우회하여 메인 메모리에 직접 접근할 수 있게 합니다. 이를 통해 공유 DRAM 행 버퍼를 통한 고처리량 은닉 채널 및 부채널을 생성할 수 있습니다.
   • 메커니즘: 공격자는 행 버퍼 충돌(hit보다 시간이 더 걸림)을 악용하여 데이터를 인코딩합니다.
   • 영향: IMPACT-PuM 은닉 채널은 기존의 최첨단 메인 메모리 기반 은닉 채널보다 6.5배 높은 14.8 Mb/s의 통신 처리량을 달성했습니다. 유전체 리드 매핑에 대한 부채널 공격은 7.6 Mb/s에서 96%의 정확도로 개인 쿼리 특성을 유출했습니다.
   • 완화: 이러한 타이밍 채널을 제거하기 위한 기존 방어 메커니즘은 높은 성능 오버헤드를 수반하므로, 저오버헤드 솔루션은 여전히 미해결 연구 과제로 남아 있습니다.

4. 결과

• TRNG: SiMRA-TRNG는 다양한 DRAM 밀도 및 다이 리비전에 걸쳐 고품질의 난수를 생성하며, 최대 16.05 Gb/s까지 처리량이 확장됩니다.
• PUF: SiMRA-PUF는 고유하고 반복 가능한 시그니처를 생성하며, 이전 방식보다 낮은 지연 시간을 제공하여 런타임 인증 용도를 검증했습니다.
• 취약성: PiD 연산은 표준 액세스 패턴에 비해 DRAM 칩을 데이터 손상(비트플립)에 훨씬 더 취약하게 만들며, "양방향(double-sided)" SiMRA 공격이 가장 강력합니다.
• 유출: PiD 시스템에서의 직접적인 메모리 접근은 전통적인 캐시 기반 공격보다 수 차수의 높은 처리량을 가진 타이밍 공격을 가능하게 하여 데이터 기밀성에 심각한 위협이 됩니다.

5. 의의 및 전망

본 논문은 컴퓨팅의 미래가 메모리를 단순한 비활성 기질이 아닌, 계산, 저장 및 보안 기질이 결합된 형태로 취급하는 데 있다고 주장합니다.

• 패러다임 전환: 저자들은 DRAM을 계산 능력 및 저장 밀도와 함께 보안을 핵심 목표로 하여 설계하고 프로그래밍해야 할 시점이라고 단언합니다.
• 이중적 성격: PiD는 메인 메모리 버스를 통한 데이터 이동(주요 공격 벡터)을 제거하고 인메모리 보안 프리미티브를 가능하게 함으로써 근본적으로 더 안전한 시스템을 구축할 수 있는 경로를 제공하는 동시에, 견고성과 기밀성 위험을 동시에 증폭시킵니다.
• 행동 촉구: 논문은 메모리 중심 시스템의 잠재력은 밝지만, 광범위한 채택을 위해서는 컴퓨팅 스택 전반의 중대한 과제들을 해결해야 한다고 결론짓습니다. 특히, 이러한 새로운 보안 트레이드오프를 관리하기 위해 필요한 사고방식과 인프라의 변화가 가장 큰 장애물입니다. 저자들은 안전하고 에너지 효율적이며 고성능인 PiD 시스템을 구현하는 것이 중요하면서도 아직 해결되지 않은 연구 방향임을 강조합니다.