기술 요약: 회로 설계 기반 적응형 변분 양자 알고리즘

문제 정의

노이즈가 있는 중간 규모 양자(NISQ) 시대에는 결맞음(decoherence), 게이트 오류, 제한된 큐비트 연결성으로 인해 양자 알고리즘의 신뢰할 수 있는 실행이 심각하게 제한됩니다. 변분 양자 알고리즘(VQA)은 양자 화학, 유체 역학 및 최적화 문제를 해결하기 위한 유망한 하이브리드 접근 방식으로 부상했습니다. 그러나 표준 VQA는 종종 깊은 회로 깊이와 높은 측정 오버헤드로 인해 어려움을 겪습니다.

구체적으로, 적응형 VQA(ADAPT-VQE 등)는 사전 정의된 후보 풀(candidate pool)에서 게이트를 반복적으로 선택하여 변분 안사츠(ansatz)를 구성합니다. 이러한 방법의 핵심적인 병목 현상은 매 반복마다 후보 게이트 풀의 모든 게이트에 대해 비용 함수 또는 그 기울기를 평가하는 데 필요한 측정 오버헤드입니다. 시스템 크기가 커짐에 따라 후보 풀의 크기는 일반적으로 선형 또는 이차적으로 증가하며, 이로 인해 평가 과정이 자원 집약적이 되고 현재의 하드웨어에서는 실행이 불가능해지는 경우가 많습니다. 또한, 고정된 레이어 안사츠는 과도한 깊이 없이 복잡한 바닥 상태를 정확하게 표현할 수 있는 표현력이 부족할 수 있습니다.

방법론

저자들은 하드웨어 제약 조건과 특정 회로 설계 원칙을 통합하여 후보 게이트 풀 크기를 줄이고, 결과적으로 측정 오버헤드를 줄이는 회로 설계 정보 기반 적응형 변분 프레임워크를 제안합니다.

1. 헤더마드 테스트(Hadamard Test, HT) 제약 아키텍처

이 프레임워크는 헤더마드 테스트 회로 설계를 기반으로 구축되었습니다. 저자들은 HT 회로에 내재된 구조적 제약 조건을 활용합니다:

• 보조 큐비트-레지스터 상관관계: 단일 보조 제어 $X$ 게이트가 보조 큐비트와 레지스터 사이의 상관관계를 설정합니다.
• 레지스터 내부 제어: 후속 레이어는 오직 레지스터 내부의 제어 회전(intra-register controlled rotations)으로만 구성됩니다.
• 제어 큐비트 제한: 새로운 게이트를 위한 제어 큐비트는 반드시 이전에 회로 내에서 타겟 역할을 수행했던 큐비트여야 한다는 것이 정의된 제약 조건입니다. 이는 저깊이 구성을 용이하게 하는, HT와 호환되는 특정 회로 구조를 강제합니다.

2. 제약된 게이트 풀 ($O_{pool}$)

게이트 후보 풀은 세 가지 특정 제약 조건에 따라 동적으로 가지치기(pruning)됩니다:

• 하드웨어 연결성: 장치의 물리적 연결성(예: 링 토폴로지의 인접 이웃)에 따라 인접하지 않은 큐비트 간의 게이트는 제외됩니다.
• HT 호환성: 제어 연산은 이전 반복 단계에서 단일 또는 2-큐비트 게이트에 의해 이미 작용을 받은 큐비트를 제어 큐비트로 가질 때만 허용됩니다. 이는 HT 구조적 요구 사항을 위반하는 게이트의 포함을 방지합니다.
• 비중복성: 동일한 큐비트에 대해 동일한 프리미티브 연산을 즉각적으로 반복 적용하게 만드는 게이트는 후보 풀에서 일시적으로 제거됩니다. 이들은 관련 큐비트에 개입하는 다른 연산이 수행된 후에만 다시 복구됩니다.

3. 적응형 알고리즘

알고리즘(Algorithm 1)은 안사츠를 반복적으로 구축합니다:

• 선택 기준: 각 반복 $k$에서, 알고리즘은 제약된 $O_{pool}$ 내의 후보들을 최소 비용 기준(비용 함수를 최소화하는 게이트 선택) 또는 최대 기울기 기준(제로 파라미터에서의 비용 함수 기울기가 가장 큰 게이트 선택)을 사용하여 평가합니다.
• 성장 전략: 단일 게이트를 추가하는 대신, 알고리즘은 상위 성능을 보이는 $m$개의 게이트를 일시적으로 추가합니다. 이후 새로운 비용 $C'_k$를 평가합니다. 만약 비용이 감소하거나(또는 최소 비용 방식에 대한 완화된 수용 기준을 충족하면), 게이트를 유지하고 모든 파라미터를 재최적화합니다. 그렇지 않을 경우, 파라미터만 재최적화하여 불필요한 회로 성장을 방지합니다.

주요 기여

1. 측정 오버헤드의 체계적 감소: 저자들은 회로 설계 제약(특히 HT 호환성)을 포함하는 것이 후보 게이트 풀의 크기 스케일링을 근본적으로 변화시킨다는 것을 입증했습니다.
   • 첫 번째 반복에서, 풀 크기 스케일링은 제약이 없는 방법의 선형(또는 이차) 스케일링에서 연결성에 따라 **상수(또는 선형)**로 감소합니다.
   • 연속적인 반복에서, 풀 크기는 점진적으로 성장하지만 최대 가능 값의 75% 미만으로 유지됩니다.
2. 자원 효율성: 저자들은 제약이 없는 적응형 방법과 비교하여 필요한 측정 자원이 **최소 25%에서 최대 50%–55%**까지 감소함을 정량화했습니다.
3. 표현력 높은 저깊이 안사츠: 이 프레임워크는 고정된 레이어 HT 안사츠보다 더 표현력이 뛰어난, 문제 특화적인 비구조적 게이트 시퀀스를 생성하여 더 적은 게이트로 높은 충실도(fidelity)를 달성합니다.

결과

제안된 프레임워크는 다양한 비선형성 강도($g$)와 시스템 크기($n=3, 4, 5$ 큐비트)를 가진 비선형 슈뢰딩거 방정식(NLSE)의 바닥 상태 문제에 대해 테스트되었습니다.

• 고정 레이어의 한계: 사전 정의된 레이어형 HT 안사츠(구성 A 및 B)는 시스템 크기와 비선형성에 관계없이 레이어 수를 늘리더라도 50%–93%의 충실도만을 달리는 등 충분한 표현력을 갖추지 못한 것으로 나타났습니다.
• 적응형 프레임워크의 성능:
  • 충실도: 제약된 적응형 알고리즘은 테스트된 모든 시스템 크기에 대해 $g=250$에서 >95% 충실도, $g=750$에서 >99% 충실도를 가진 안사츠를 성공적으로 구축했습니다.
  • 게이트 효율성: 적응형 접근 방식은 레이어 방식에 비해 현저히 적은 수의 게이트를 사용하여 이러한 높은 충실도를 달려냈습니다. 결과적인 회로는 얕고 조밀했습니다.
  • 안정성: 알고리즘은 기존 파라미터를 재최적화함으로써 게이트를 추가하지 않고도 불충실도를 줄일 수 있다는 점을 보여줌으로써(완화된 수용 루틴을 통해 관리됨) 안정성을 입증했습니다.
• 풀 스케일링: 풀 크기 진화 분석은 제약 조건이 풀 크기를 이론적 최대치의 약 75%로 효과적으로 제한함을 확인시켜 주었으며, 이는 측정 오버헤드 감소 주장을 검증합니다.

의의 및 주장

본 논문은 알고리즘 프레임워크가 NISQ 시대의 실질적인 양자 장치 실행 가능성을 높이기 위해 하드웨어 인식 및 문제 특화 구조와 함께 회로 설계 제약 조건을 체계적으로 통합해야 한다고 주장합니다.

저자들은 다음을 강조합니다:

• 회로 설계 제약은 단순한 구조적 선호도가 아니라 자원 효율적인 계산을 위한 필수 요소입니다.
• 헤더마드 테스트 아키텍처에 집중함으로써, 적응형 알고리즘에서 요구되는 반복적인 평가와 관련된 측정 오버헤드를 체계적으로 줄일 수 있습니다.
• 제안된 방법은 표현력, 학습 가능성 및 구현 가능성 사이의 균형을 맞추는 "자원 친화적인" 전략을 제공하며, 현재 및 근미래의 양자 하드웨어에서 NLSE와 같은 복잡한 문제를 해결하기 위한 실행 가능한 경로를 제시합니다.

결론적으로, 제약이 없는 방법이 이론적으로 유사한 안사츠를 생성할 수는 있지만, 확장된 후보 풀을 스크리닝하는 데 드는 측정 비용이 너무 높습니다. 제약된 접근 방식은 훨씬 낮은 자원 요구량으로 고충실도 솔루션을 달성하기 위한 체계적인 경로를 제공합니다.