StateTune: Transforming LLM-Assisted EDA Flow Tuning into a Stateful, Closed-Loop Process

현대 전자 공학의 세계에서, 디지털 아이디어가 물리적인 칩으로 변모하는 과정은 복잡한 결정들의 연속인 마라톤과 같습니다. 단 하나의 트랜지스터가 실리콘 위에 새겨지기 전, 엔지니어들은 칩이 어떻게 구성될지, 내부 배선이 어떻게 배치될지, 그리고 클록 신호가 어떻게 동기화될지를 제어하는 방대한 설정값의 영역을 헤쳐 나가야 합니다. 이러한 설정값들은 기계의 조절 노브와 같으며, 서로 깊게 연결되어 있습니다. 속도를 높이기 위해 하나를 돌리면 의도치 않게 칩의 면적이 줄어들거나 전력 소비가 너무 많아질 수도 있습니다. 이러한 설정값들을 전체 시뮬레이션하는 데는 몇 시간이 걸리기 때문에, 엔지니어들은 단순히 모든 가능성을 다 시도해 볼 수 없습니다. 그들은 전략적으로 움직여야 하며, 어떤 구성은 가장 비용이 많이 들고 정밀한 도구로 테스트하고, 어떤 것은 건너뛸지를 결정해야 합니다. 수십 년 동안 이 과정은 칩 설계를 블랙박스로 취급하는 수학적 알고고리즘에 의존해 왔으며, 이 알고리즘들은 각 테스트로부터 학습은 하지만, 테스트가 끝난 후 특정 설정이 왜 실패했는지 혹은 성공했는지에 대한 더 깊은 이유를 잊어버렸습니다.

최 최근, 이 영역에 새로운 도구가 등장했습니다. 바로 이야기나 질문에 답할 수 있는 것과 같은 종류의 인공지능인 대규모 언어 모델(LLM)입니다. 이러한 모델들은 기술 매뉴얼과 과거의 설계 기록을 읽음으로써 새로운 설정을 제안하는 데 유망한 가능성을 보여주었습니다. 그러나 푸단 대학교와 홍콩 중문 대학교의 연구진은 단순히 AI에게 제안을 요청하는 것만으로는 충분하지 않다는 것을 발견했습니다. 그들의 새로운 연구에서, 그들은 이 AI 비서들이 복잡한 칩 튜닝 작업을 진정으로 숙달하기 위해서는, 배운 것을 잠시 동안만이 아니라 영구적으로 기억할 방법이 필요하다는 것을 발견했습니다. 그들은 튜닝 과정을 일련의 고립된 추측이 아닌, 모든 실패와 성공이 기록되고 분석되어 다음 단계를 안내하는 연속적인 폐쇄 루프(closed loop)로 변환하는 시스템을 구축했습니다.

KunLong Li와 Shangshang Yao가 이끄는 연구진은 'StateTune'이라 불리는 시스템을 개발했습니다. 이것이 왜 필요한지 이해하려면, 어려운 퍼즐을 풀려는 학생을 상상해 보십시오. 만약 학생이 단서를 보고 추측을 한 뒤, 다음 추측을 하기 전에 그 단서와 추측의 결과를 즉시 잊어버린다면, 그 학생은 결코 패턴을 배울 수 없을 것입니다. 인공지능을 사용한 기존 방식들은 이 건망증이 심한 학생과 매우 흡사하게 작동했습니다. 그들은 AI에게 새로운 설정 세트를 제안하도록 요청하고, 이를 테스트한 뒤, 다음 제안을 요청하기 전에 그 테스트의 맥락을 버렸습니다. AI는 어떤 설정 조합이 칩을 실패하게 만들었는지, 혹은 어떤 조합이 더 나은 성능으로 이끌었는지에 대한 지속적인 기억이 없었습니다. 마치 AI가 매 질문마다 처음부터 다시 시작하는 것과 같았습니다.

StateTune은 AI에게 구조화된 영구적 노트를 제공함으로써 이 문제를 해결합니다. 시스템이 구성(configuration)을 테스트할 때마다, 단순히 결과만을 기록하는 것이 아니라 왜 그런 결과가 발생했는지를 분석합니다. 만약 특정 설정이 타이밍 오류를 일으켰다면, 시스템은 다음과 같은 규칙을 작성합니다: "이 설정이 높고 저 설정이 낮을 때, 칩은 실패한다." 결정적으로, 시스템은 회의적으로 설계되었습니다. 단 한 번의 나쁜 결과만으로 영구 메모리에 규칙을 기록하지 않습니다. 대신, 동일한 실패 패턴이 최소 12번의 별도 고품질 테스트를 통해 확인될 때까지 기다립니다. 이는 AI가 우연이나 노이즈로부터 학습하는 것을 방지합니다. 일단 규칙이 검증되면, 이는 시스템이 새로운 아이디어를 생성하거나 어떤 아이디어를 테스트할 가치가 있는지 결정할 때 언제든 읽을 수 있는 유형화된 메모리에 저장됩니다.

이 메모리는 단순히 사실을 저장하는 것을 넘어, 탐색 과정을 능동적으로 형성합니다. 시스템은 축적된 지식을 사용하여 새로운 설정을 제안하는 AI 에이전트를 안내합니다. 만약 메모리에 특정 유형의 실패에 관한 규칙이 있다면, AI는 해당 설정을 피하도록 지시받습니다. 만약 메모리에 특정 파라미터가 변화에 매우 민다는 점이 나타나 있다면, AI는 그 부분에 주의를 집중합니다. 하지만 시스템은 자원 문제도 고려해야 합니다. 칩 설계에 대한 완전하고 상세한 테스트를 실행하는 것은 비용이 많이 들고 시간이 오래 걸립니다. 연구진은 많은 제안된 아이디어 중 어떤 것이 이 값비싼 테스트를 받을 자격이 있는지 결정하기 위해 두 번째 지능 계층을 추가했습니다. 그들은 새로운 아이디어가 이를 테스트하는 데 드는 시간 대비 전체 설계를 얼마나 개선할 수 있을지 추정하는 방법을 만들었습니다. 이를 통해 제한된 시간 예산이 단순히 좋아 보이지만 최종 결과를 개선할 가능성이 낮은 아이디어에 낭비되지 않고, 오직 가장 유망한 후보들에게만 쓰이도록 보장합니다.

연구진은 이 시스템을 테스트하기 위해, 반도체 산업의 주요 소프트웨어 기업인 Cadence에서 사용하는 실제 산업용 칩 설계 흐름에 StateTune을 적용했습니다. 그들은 이미지 프로세서부터 암호화 유닛에 이르기까지 두 가지 다른 제조 기술을 사용하는 6가지 서로 다른 칩 설계에 대해 테스트를 진행했습니다. 그들은 StateTune을 표준 수학적 최적화 도구 및 다른 AI 보조 접근 방식을 포함한 5가지 다른 방법과 비교했습니다. 결과는 명확하고 일관되었습니다. StateTune은 모든 경우에서 가장 우수한 최종 설계를 만들어냈습니다. StateTune은 다른 모든 방법보다 더 나은 타이밍, 더 작은 면적, 그리고 더 낮은 전력 소비를 달ей했습니다. 가장 중요한 것은, StateTune이 이러한 상충하는 목표들 사이에서 더 나은 전체적인 균형을 찾아내어, 다른 시스템들이 찾을 수 있었던 것보다 뛰어난 솔루션 세트를 만들어냈다는 점입니다.

연구진은 또한 무엇이 자신들의 시스템을 그토록 잘 작동하게 만들었는지 이해하기 위해 일련의 실험을 수행했습니다. 그들은 영구 메모리를 제거했고, 그 결과 시스템의 성능이 절반 이상 떨어지는 것을 발견했습니다. 이는 메모리가 AI의 독자적인 아이디어 생성 능력보다 훨씬 더 중요한, 설계의 핵심 요소임을 입증했습니다. 또한, 규칙을 저장하기 전 12번의 확인을 요구하는 규칙을 제거했을 때 어떤 일이 발생하는지 테스트했습니다. 이 안전장치가 없으면, 시스템은 잘못된 데이터에 기반하여 잘못된 규칙을 축적하기 시작했고, 성능이 크게 저하되었습니다. 이는 노이즈를 걸러내고 검증된 지식만을 유지하는 시스템의 능력이 필수적임을 확인시켜 주었습니다. 나아가, 한 칩 설계에서 학습된 지식이 다른 설계를 돕기 위해 전이될 수 있음을 보여줌으로써, 시스템이 제로에서 시작하는 대신 헤드 스타트(head start)를 가지고 시작할 수 있음을 보여주었습니다.

이 연구는 해당 분야의 흔한 오해, 즉 튜닝 과정에 단순히 AI를 추가하는 것만으로 문제가 해결된다는 생각을 다루었습니다. 연구진은 구조화된 메모리와 어떤 테스트를 실행할지 결정하는 스마트한 방법이 없는 AI는 어떤 경우에는 무작위 추측보다 성능이 떨어진다는 것을 발견했습니다. AI에게는 배운 것을 기억할 메모리가 필요하며, 그 메모리를 언제 신뢰할지에 대한 스마트한 전략이 필요합니다. 그들이 만든 시스템인 StateTune은 이러한 요소들을 하나의 응집된 프로세스로 결합합니다. 이는 칩 튜닝을 일련의 고립된 실험이 아니라, 모든 단계가 다음 단계를 안내하는 연속적인 학습 여정으로 취급합니다.

이 작업의 영향은 단 하나의 칩 유형에 국한되지 않습니다. 칩이 점점 더 복잡해지고 설계에 사용할 수 있는 시간이 제한됨에 따라, 모든 테스트로부터 효율적으로 배우는 능력은 매우 중요해지고 있습니다. 연구진은 AI에게 지속적이고 증거에 기반한 메모리를 부여함으로써, AI가 이전보다 훨씬 더 효과적으로 복잡하고 방대한 칩 설계 설정의 공간을 탐색할 수 있음을 입증했습니다. 그들은 단순히 몇몇 특정 칩을 튜닝하는 더 나은 방법을 찾은 것이 아닙니다. 그들은 인공지능이 복잡한 공학 시스템과 어떻게 상호작용할 수 있는지에 대한 새로운 사고방식을 제시했습니다. 이 시스템은 마법이 아니며, 문제를 즉각적으로 해결하는 것도 아닙니다. 그것은 테스트의 비용과 검증된 지식의 가치를 존중하는, 규율 있고 체계적인 과정입니다. 튜닝 과정을 상태 유지(stateful)가 가능한 폐쇄 루프 시스템으로 전환함으로써, 연구진은 미래의 AI 도구가 엔지니어가 더 좋고, 더 빠르며, 더 효율적인 전자 제품을 만드는 데 어떻게 도움을 줄 수 있는지에 대한 청사진을 제공했습니다. 이 연구는 칩 설계라는 높은 이해관계가 걸린 세계에서, 가장 강력한 도구는 단순히 추측하는 능력이 아니라, 과거로부터 기억하고 배우는 능력이라는 점을 명확히 보여줍니다.