💻 computer science

StateTune: Transforming LLM-Assisted EDA Flow Tuning into a Stateful, Closed-Loop Process

StateTune 引入了一种新颖的、有状态的、闭环的 EDA 工作流调优框架，该框架利用持久的、证据门控的优化记忆以及 EHVI 引导的晋升策略，在多个工业基准测试中，在结果质量（QoR）方面显著超越了现有的基于大语言模型（LLM）辅助和贝叶斯优化的基准方法。

原作者： Kunlong Li, Shangshang Yao, Su Zheng, Lingli Wang

发布于 2026-08-26

📖 1 分钟阅读☕ 轻松阅读

CC BY 4.0

原作者： Kunlong Li, Shangshang Yao, Su Zheng, Lingli Wang

原始论文采用 CC BY 4.0 许可（http://creativecommons.org/licenses/by/4.0/）。 ✨ 这是对下方论文的AI生成解释。它不是由作者撰写或认可的。如需技术准确性，请参阅原始论文。阅读完整免责声明

在现代电子产品的世界里，从一个数字创意到一颗物理芯片的旅程是一场关于复杂决策的马拉松。在第一个晶体管被蚀刻到硅片之上之前，工程师必须在一个庞大的设置景观中穿行，这些设置控制着芯片如何组织、其内部导线如何布局以及其时钟信号如何同步。这些设置是机器的旋钮，它们之间存在着深刻的相互关联；为了提高速度而转动其中一个旋钮，可能会意外地缩小芯片面积或导致功耗过高。由于运行这些设置的全套模拟需要数小时之久，工程师无法简单地尝试每一种可能性。他们必须具备策略性，决定使用哪些最昂贵、最精细的工具来测试哪些配置，以及跳过哪些配置。几十年来，这一过程一直依赖于将芯片设计视为“黑盒”的数学算法，这些算法从每次测试中学习，但在测试结束后就会忘记某个特定设置失败或成功的深层原因。

最近，一种新工具进入了这个领域：大型语言模型，即那种可以写故事或回答问题的同类人工智能。这些模型通过阅读技术手册和过去的工程记录，在提出新设置建议方面展现出了潜力。然而，复旦大学和香港中文大学的研究团队发现，仅仅向人工智能寻求建议是不够的。在他们的新工作中，他们发现，对于这些AI助手要真正掌握复杂的芯片调优任务，它们需要一种记忆方式，不仅是瞬间的记忆，而是永久性的记忆。他们构建了一个系统，将调优过程从一系列孤立的猜测转变为一个连续的闭环，在这里，每一次失败和成功都被记录、分析并用于指导下一步。

由李坤龙（KunLong Li）和姚尚尚（Shangshang Yao）领导的研究人员开发了一个名为 StateTune 的系统。为了理解为什么这很有必要，请想象一名学生正在尝试解一个困难的谜题。如果这个学生看了一眼线索，做出一个猜测，然后立即忘记了线索和猜测的结果，然后再去尝试下一个，那么他永远无法掌握其中的规律。以往使用人工智能的方法就像这样一个健忘的学生。他们会要求AI提出一组新的设置，进行测试，然后在请求下一个提议之前丢弃该测试的上下文。AI对哪些设置组合导致了芯片失败或哪些组合带来了更好的性能没有任何持久的记忆。这就像是AI在每一次提问时都是从零开始。

StateTune 通过给 AI 一个结构化的、永久性的笔记本改变了这一点。每当系统测试一个配置时，它不仅仅记录结果，还会分析为什么会产生该结果。如果某个特定的设置导致了时序错误，系统就会写下一条规则：“当此设置较高且彼设置较低时，芯片会失败。”至关重要的是，该系统设计得极具怀疑精神。它不会仅根据一次糟糕的结果就将其写入永久记忆。相反，它会等待看到相同的失败模式被至少十二次独立且高质量的测试所证实。这防止了 AI 从偶然事件或噪声中学习。一旦规则得到验证，它就会被存储在一种类型化的记忆中，系统可以在需要生成新想法或决定哪些想法值得测试时随时读取该记忆。

这种记忆不仅仅是存储事实，它还积极地塑造搜索过程。系统利用积累的知识来引导一个提出新设置的 AI 代理。如果记忆中包含关于某种失败类型的规则，AI 会被指示避开这些设置。如果记忆显示某个参数对变化高度敏感，AI 则会将注意力集中在那里。但系统也必须注意资源问题。对芯片设计进行一次完整、详细的测试是昂贵且耗时的。研究人员增加了第二层智能，以决定众多提议的想法中哪些值得进行这次昂贵的测试。他们创建了一种方法，用于估算一个新的想法相对于其测试所需时间能为整体设计带来多少改进。这确保了有限的时间预算只花在最有希望的候选方案上，而不是浪费在那些看起来不错但不太可能改善最终结果的想法上。

为了测试他们的系统，研究人员将 StateTune 应用于 Cadence 公司（一家半导体行业主要的软件公司）的一种真实的工业级芯片设计流程。他们在六种不同的芯片设计（从图像处理器到加密单元）以及两种不同的制造技术上对其进行了测试。他们将 StateTune 与其他五种方法进行了对比，其中包括标准的数学优化工具和其他 AI 辅助方法。结果清晰且一致。StateTune 在每一种情况下都产生了最好的最终设计。它实现的定时、面积和功耗表现都优于其他任何方法。最重要的是，它在这些相互竞争的目标之间找到了更好的整体平衡，创造出了一套优于其他系统所能找到的解决方案。

研究人员还进行了一系列实验，以了解是什么让他们的系统运作得如此出色。他们移除了永久记忆，发现系统的性能下降了超过一半。这证明了记忆是设计中最关键的部分，远比 AI 自行生成想法的能力更重要。他们还测试了如果移除要求十二次确认才能存储教训的规则会发生什么。如果没有这个保障措施，系统会开始基于错误数据积累错误的规则，其性能也会因此大幅下降。这证实了系统过滤噪声并仅保留经过验证知识的能力是至关重要的。此外，他们展示了从一个芯片设计中学到的知识可以转移到帮助调优另一个设计，从而让系统能够带着领先优势开始工作，而不是从零开始。

这项研究还解决了该领域的一个常见误解：即仅仅在调优过程中加入 AI 就足以解决问题。研究人员发现，如果不具备结构化记忆且没有聪明的决策机制来决定运行哪些测试，人工智能的表现有时甚至比随机猜测还要差。AI 需要记忆来记住它学到的东西，并且需要一种聪明的策略来知道何时信任那份记忆。他们构建的系统 StateTune 将这些元素结合成一个单一且连贯的过程。它不将芯片调优视为一系列孤立的实验，而是一个持续的学习旅程，每一步都在为下一步提供信息。

这项工作的意义不仅限于一种类型的芯片。随着芯片变得越来越复杂，且设计可用时间变得越来越紧迫，从每一次测试中高效学习的能力变得至关重要。研究人员证明，通过赋予 AI 一个持久的、基于证据的记忆，它能够比以前更有效地应对极其复杂且庞大的芯片设计设置空间。他们不仅仅是找到了一种调优特定芯片的更好方法；他们展示了一种看待人工智能如何与复杂工程系统交互的新方式。该系统并非魔法，它也不会瞬间解决问题。它是一个严谨、有条理的过程，尊重测试成本和经过验证知识的价值。通过将调优过程转变为一个有状态的、闭环的系统，研究人员为未来的 AI 工具如何帮助工程师构建更好、更快、更高效的电子产品提供了蓝图。这项工作有力地证明了，在芯片设计这个高风险的世界里，最强大的工具不仅是猜测的能力，更是记忆和从过去中学习的能力。

技术摘要：StateTune

问题陈述

电子设计自动化（EDA）流程调优是优化质量结果（QoR）的关键挑战，特别是针对最差负时序裕量（WNS）、面积和功耗的目标。该问题具有参数空间大且紧密耦合的特点，微小的变化可能导致性能剧烈波动或运行失败。此外，全流程（从寄存器传输级 RTL 到布线）评估成本极高，通常需要数小时，这严格限制了调优预算。

现有的自动化方法，包括多目标贝叶斯优化（BO）和基于偏好的调优器，将 EDA 工具视为黑盒。它们无法将调优过程中发现的非数值知识（例如：失效模式、参数交互和设计启发式规则）外部化，这些洞察在每次运行后都会被丢弃。虽然大语言模型（LLM）已被引入以辅助搜索和检索，但目前的系统依赖于瞬时的推理时上下文，而非结构化的、不断演进的记忆。此外，这些系统通常缺乏一种复杂的机制来决定哪些候选提案值得消耗稀缺的全流程评估预算，而是依赖于权宜之计的过滤。

方法论：StateTune

StateTune 将 LLM 辅助的 EDA 调优重新定义为一个闭环、携带状态的过程。其核心创新是一个类型化、证据门控的持久优化记忆（ $M_t$ ），该记忆由每次评估进行更新，并在候选生成与预算分配之间共享。系统通过三个相互作用的层级运行：

1. 持久优化记忆 ( $M_t$ )

不同于瞬时的提示词或对话历史， $M_t$ 是一个包含以下内容的结构化状态：

设计先验 ( $P_t$ )： 从 SDC、RTL 特征和 RAG 检索的文档中初始化，并在迭代中不断细化。
可复用规则 ( $R_t$ )： 源自分析的硬规则和软启发式规则。
失效摘要 ( $F_t$ )： 经过分类的失效情况及其根因分析。
敏感度摘要 ( $S_t$ )： 参数与 QoR 的相关性以及阈值效应检测器。
历史记录 ( $H_t$ )： 所有配置、QoR 指标及终止状态。
帕累托状态 ( $\Pi_t$ ) 与运行时模型 ( $T_t$ )： 用于晋升决策。

证据门控： 为了防止“记忆中毒”（即错误的 LLM 诊断导致未来性能下降），硬规则要求必须有 $k=12$ 个相互验证的全有效观察才能激活。软启发式规则则作为可覆盖的偏好存在。实验验证表明，这种门控机制对于维持搜索质量至关重要。

2. 知识引导搜索（决策层）

搜索模块利用 $M_t$ 通过知识引导搜索模块生成上下文相关的候选方案。它在五种模式中进行选择：探索（explore）、利用（exploit）、多样化（diversify）、修复（repair）以及晋升（promote）。

双模型推理： 一个强推理模型（Qwen3-235B）使用思维链（CoT）将失效模式和敏感度分析提炼为结构化诊断。一个快速生成模型（DeepSeek-V3.2）负责格式化最终的参数向量。
缓冲区管理： 候选方案存储在缓冲区中。每当发现新的帕累托最优解或超体积（Hypervolume）提升时，缓冲区会被刷新并清空，从而确保提案是基于最新的状态生成的。

3. EHVI 引导、运行时感知的晋升

为了管理预算，StateTune 根据单位运行时成本的**期望超体积改进（EHVI）**对候选方案进行排名。

多保真度建模： 高斯过程（GP）代理模型利用廉价的快速阶段评估（最高至时钟树综合 CTS）和昂贵的完整阶段评估来对 QoR 目标进行建模。
运行时预测： $k$ -最近邻（ $k$ NN）估计器根据历史数据预测全阶段运行时长，提供稳定的成本估计，且无需超参数调优。
评分： 候选方案按 $\text{score}(x) = \frac{\text{EHVI}(x)}{\hat{t}_{\text{ucb}}(x) + \epsilon}$ 进行排名，将预算导向那些相对于其成本风险具有最高预期前沿增益的提案。

核心贡献

闭环重构： 本文提出了一个框架，其中优化器状态是一个显式的、持久的记忆（ $M_t$ ），它共同驱动候选生成和预算分配，而非瞬时的上下文。
证据门控记忆： 引入了一种要求统计验证（ $k=12$ ）的门控机制，用于激活硬规则，从而防止错误知识的积累，这是防止 LLM 在优化循环中产生幻觉的关键保障。
EHVI 引导的晋升： 一种运行时感知的策略，按单位运行时成本对候选方案进行帕累托前沿增益排名，确保高效使用昂贵的全流程预算。
经验验证： 在 Cadence 工业流程上，针对六个基准模块（两个技术节点 $\times$ 三种设计：ASAP7 和 NanGate45 分别对应 JPEG、AES 和 IBEX）进行了全面的评估。

结果

StateTune 与五个基准方法进行了对比：BO (qEHVI)、Optuna-TPE、Random、RankTuner 以及 CROP (LLM+RAG)。

性能： StateTune 在所有六个基准模块上均取得了最佳最终超体积 (HV)。它还在整个矩阵中获得了最佳 WNS、最佳功耗以及最佳（或并列最佳）面积。
消融实验：
- 持久记忆： 去除持久记忆导致超体积下降了 58.5%，表明它是性能最大的单一贡献因素。
- 知识智能体 (KA)： 去除将记忆转化为上下文相关提案的智能体导致性能下降了 54.8%。
- RAG： 去除检索增强生成导致性能下降了 46.1%，证实了领域落地（Domain Grounding）的必要性。
- CoT： 去除思维链推理导致 HV 下降了 31.5%。
- EHVI 晋升： 去除 EHVI 引导的晋升策略导致 HV 下降了 17.6%，并延迟了首次达到全局帕累托最优的时间。
鲁棒性：
- 可复现性： 系统表现出高度稳定性，在六个模块中的五个模块上，三个独立种子下的变异系数（CV）均低于 7%。
- 记忆中毒： 实验证实，若没有证据门控，错误规则会不断积累，导致 HV 下降 43.4%。
- 跨设计迁移： 来自其他设计的记忆特征可以加速收敛并提升最终 HV，证明了类型化记忆的可复用性。

意义

本文声称 StateTune 通过外部化一个类型化、证据门控的优化器状态，解决了先前 LLM 辅助 EDA 调优中的结构性缺陷。该状态允许系统以一种可复用的格式从失效和敏感度中学习，而不是在每次运行后丢弃洞察。结果表明，仅仅在调优循环中加入 LLM 是不够的；集成持久记忆、证据门控和成本感知晋升对于实现稳定的、最先进的 QoR 提升是必不可少的。这项工作确立了闭环、带状态的过程在预算受限的多目标 EDA 流程调优背景下，显著优于传统的数值优化器和瞬时 LLM 搜索方法。