Petri Net Description of Biological Neural Circuits for Fast Hardware Prototyping

기술 요약: 빠른 하드웨어 프로토타이핑을 위한 생물학적 신경 회로의 페트리 넷(Petri Net) 기술

문제 정의
범용 하드웨어나 전용 뉴로모픽 플랫폼 상에서 생물학적 신경 회로를 시뮬레이션하는 현재의 접근 방식들은 세 가지 주요 제약에 직면해 있다: 고정된 타임스텝 수치 적분(fixed-timestep numerical integration)에 대한 의존성, 하드웨어에 의해 부과되는 정밀도 한계, 그리고 실시간 제약 조건 하에서 이벤트 기반 스파이킹 역학(event-driven spiking dynamics)에 대한 타이밍 정확성을 보장할 수 없는 능력이다. 스파이킹 신경망(SNN)은 에너지 효율성과 시간적 패턴 인식 능력을 제공하지만, 임베디드 하드웨어에서의 배치는 스파이크 타이밍이 단순히 성능 지표가 아니라 계산 변수이기 때문에 어려움을 겪는다. 기존 시뮬레이터(예: Brian 2, SNNTorch)는 과학적 시뮬레이션에는 우선순위를 두지만 실시간 배포를 위한 메커니즘이 부족하며, 최악의 경우 스파이크 전달 지연(worst-case spike delivery latency)을 제한할 수 있는 기제도 결여되어 있다. 또한, 이전의 신경 계산용 페트리 넷 모델들은 형식적인 타이밍 보증보다는 계산적 표현력에 초점을 맞추어 왔다. 결과적으로, 주어진 SNN 구성이 특정 하드웨어 플랫폼에서 제한된 스파이크 전달 지연을 가지고 실행될 수 있는지에 대한 공식적인 해답이 존재하지 않는다.

방법론
저자들은 누설 적분 발화(Leaky Integrate-and-Fire, LIF) 뉴런을 **T-타이밍 페트리 넷(T-timed Petri net)**으로 형상화한 공식 모델인 **페트리 뉴런(Petri Neuron)**을 제안한다. 이 접근 방식은 실시간 스케줄링 이론과 타이밍 페트리 넷을 활용하여 타이밍 제약이 있는 병렬 시스템을 명세한다.

• 모델 아키텍처: 페트리 뉴런은 5개의 장소(place)와 5개의 전이(transition)로 구성된 넷으로 정의된다. 장소($p_{acc}, p_{rdy}, p_{pre}, p_{out}, p_{rec}$)는 축적, 준비, 프리-스파이크 전파, 출력, 불응기 회복을 인코딩한다. 전이($t_{input}, t_{leak}, t_{spike}, t_{prop}, t_{rec}$)는 입력 게이팅, 임계값 발화, 축삭 전파, 누설 감쇄를 구현한다.
• 구조적 분석: 저자들은 인시던스 행렬(incidence matrices)과 라플라시안 행렬(Laplacian matrices)을 사용하여 불변량 및 도달 가능성 분석을 수행한다. 그들은 이 넷이 구조적으로 살아있음(live, 데드락 없음)을 증명하고, $t_{spike}$를 지배적인 위상적 피벗(topological pivot)으로 식별한다. 이 분석은 "준비(ready)" 상태와 "회복(recovering)" 상태 사이의 상호 배제(mutual exclusion)를 확인한다.
• LIF 대응: **파데 근사(Padé approximation)**를 사용하여, 저자들은 표준 생물물리학적 파라미터(막 저항 $R$, 커패시턴스 $C$, 임계 전압 $V_{th}$)로부터 페트리 뉴런 파라미터(임계값 $\theta$, 가중치 $w$, 누설 기간 $T_{leak}$)를 직접 인스턴스화하기 위한 매핑 규칙을 도출한다. 이는 이산적인 토큰 모델과 연속 시간 LIF 역학 사이의 분석적으로 다룰 수 있는 대응 관계를 확립하며, 이는 적분 타임스텝과 독립적이다.
• 타이밍 보증: 모델은 폐쇄형 **최악 응답 시간(Worst-Case Response Time, WCRT)**을 도출한다. 연속적인 타임라인과 이산적인 입력 도착 사이의 위상 오프셋을 고려함으로써, 저자들은 최선 응답 시간($t_{BCRT}$)과 최악 응답 시간($t_{WCRT}$)을 계산하여 제한된 시간 지터($J_0$)를 산출한다.
• 구현 및 검증: 모델은 우선순위 큐를 사용하는 C++ 기반 이벤트 드리븐 스케줄러로 구현되었다. 이 모델은 비결정론적인 AMD x86 Linux 워크스테이션과 결정론적인 Raspberry Pi RP2040 마이크로컨트롤러라는 두 가지 서로 다른 플랫폼에서 교차 검증되었다. 하드웨어 지터는 명목 지연 시간 대비 타이밍 오차를 측정함으로써 특성화되었다.

주요 결과
모델은 세 가지 생물학적 미세 회로에 대해 검증되었다:

1. 피드백 억제 (PING): 페트리 뉴런은 감마 대역 리듬(30–80 Hz)을 성공적으로 재현했다. 분석을 통해 억제 피드백이 제한된 횟수의 사이클 내에 도착함($T_{loop} < k \cdot ISI_{steady}$)을 보장하는 스케줄링 가능 조건을 제공하여, 폭주하는 흥분을 방지하였다. 최악의 경우 응답 시간은 분석적 예측과 일치했다.
2. 측면 억제 (Lateral Inhibition): 승자 독식(winner-take-all) 경쟁 시나리오에서, 회로는 입력 대비와 무관하게 제한된 지연 시간(9 ms)을 가지고 경쟁을 해결했다. 억제적 억제의 타이밍이 특정 윈도우 내에 도착하도록 보장되었는데, 이는 속도 부호화(rate-coded) 또는 순수 확률 모델에서는 표현할 수 없는 속성이다.
3. 계층적 특징 검출기: HMAX 모델과 유사한 2x2 그리드로 모델링된 이 네트워크는 0.33의 선택성 지수와 선호 방향과 비선호 방향 간의 2:1 스파이크 수 비율을 가지며 방향 선택성을 재현했다. 첫 번째 응답에 대한 경험적 WCRT($t=6$)는 임계 경로(critical path)를 추적하여 도출된 분석적 예측과 일치했다.

의의 및 주장
본 논문은 페트리 넷 기술이 신경 회로에 대한 스케줄링 분석을 공식적인 타이밍 보증으로 직접 변환한다고 주장한다. 이러한 보증은 연속 LIF 모델이나 기존 SNN 시뮬레이션 프레임워크에서 제공하는 것과는 구별된다.

• 실시간 정확성: 이 접근 방식은 데드라인이 보장되는 실시간 실행을 가능하게 하며, 이는 타이밍 오류가 단순한 서비스 품질 저하가 아닌 기능적 실패로 이어지는 생물학적 응용 분야(예: 중추 패턴 생성기)의 핵심적인 요구 사항을 해결한다.
• 하드웨어 독립성: 모델은 밑바탕이 되는 적분 타임스텝과 독립적인 연속 역학에 대한 분석적으로 다룰 수 있는 대응 관계를 제공하며, 이를 통해 뉴런 파라미터와 플랫폼별 지터 경계에 기반한 설계 시점의 WCRT 계산을 가능하게 한다.
• 플랫폼 특성화: 연구는 비결정론적 프로세서(표준 Linux 워크스테이션 등)가 상당한 지터(최대 ~905 µs)를 유발하여 서브 밀리초 샘플링 주기를 가진 회로 시뮬레이션에 부적합함을 강조하는 동시에, 결정론적 마이크로컨트롤러(RP2040)는 타이머 해상도(1 µs)와 일치하는 지터를 제공함을 보여준다.

한계 및 향후 과제
저자들은 다음과 같은 한계점을 겸허히 언급하였다:

• 현재 모델은 절대 불응기만을 포착하며, 상대 불응기는 생략한다.
• 토큰 기반 축적기는 낮은 발화율과 가중치에서 양자화 오차를 발생시킨다.
• 네트워크는 정적인 시냅스 가중치를 가정하며, 단기 및 장기 가소성(예: STDP)이 결여되어 있다.
• 이벤트 드리운 스케줄러의 대규모 네트워크 확장성이 아직 완전히 규명되지 않았다.

향후 과제로 적응형 가중치 양자화, 페트리 넷 가드(guard) 내의 가소성 규칙 확장, 그리고 멀티 코어 또는 FPGA 기반 뉴로모픽 플랫폼을 위한 분산 실행 전략 탐구가 제안되었다.