Coherent-feedback and dissipative training of quantum reservoir computers

기술 요약: 양자 리저버 컴퓨팅의 코히런트 피드백 및 소산적 훈련

문제 정의

양자 리저버 컴퓨팅(QRC)은 시계열 데이터 처리를 위해 기하급수적으로 큰 양자 상태 공간을 활용할 수 있는 잠재력을 제공한다. 그러나 QRC 파라미터를 최적화하는 데 있어 근본적인 장애물은 측정에 대한 의존성이다. 현재의 하드웨어(이온 트랩, 초전도 방식)에서 중간 회로 측정(mid-circuit measurement)은 게이트 연산보다 수십 배 더 느리며, 리저버 컴퓨팅에 필수적인 결맞음 역학(coherent dynamics)을 방해하는 파동함수의 붕괴를 초래한다. 측정 결과에 기반한 고전적 피드포워드 방식은 상당한 지연 시간과 오류를 유발한다. 최근 측정 없는 양자 오류 정정(QEC)의 발전은 코히런트 피드백과 보조 리셋을 통해 엔트로피를 배출할 수 있음을 입증했으나, 훈련 효율성을 희생하지 않으면서 유사한 측정 없는 프리미티브(primitive)를 사용하여 QRC 파라미터를 최적화할 수 있는지 여부는 여전히 미해결 과제로 남아 있다.

방법론

저자들은 QRC의 훈련 가능한 판독층 $U_{ro}(\theta)$를 최적화하여 평균 제곱 오차 손실 $C(\theta)$를 최소화하기 위해 설계된 두 가지 측정 없는 훈련 프리미티브를 제안하고 평가한다.

프로토콜 A: 코히런트 피드백 그래디언트 인코딩

이 프로토콜은 조던(Jordan)의 위상 킥백(phase-kickback) 메커니즘을 QRC 훈련에 적용한다.

1. 메커니즘: $|+\rangle$ 상태로 준비된 보조 큐비트가 파라미터 $\theta_i$의 $\pm \delta$ 이동을 제어한다. 위상 오라클(phase oracle)은 비용 차이 $e^{-i\gamma(C(\theta+\delta) - C(\theta-\delta))}$를 보조 상태에 각인시킨다.
2. 그래디언트 추출: 보조 큐비트의 상대적 위상이 그래디언트를 인코딩한다. 소산적 리셋(부분 트레이스 $F$로 모델링됨)은 보조 큐비트를 재활용한다.
3. 업데이트: 완전한 코히런트 구현에서, 보조 위상은 양자 파라미터 레지스터의 유니터리 회전을 조건화하여, 기대값을 측정하지 않고도 그래디언트 하강을 수행한다.
4. 리스크 완화: 본 연구는 비이상성을 격리한다: 위상 오라클의 선형화, 레지스터 양자화, 그리고 리셋 불충분성(infidelity). 또한, 거의 동일한 값의 유한 차이에서 발생하는 치명적인 상쇄 오류를 피하기 위해 초기 유한 차분 오라클을 정밀한 **파라미터 시프트 규칙(parameter-shift rule)**으로 대체한다.

프로토콜 B: 소산적 그래디언트 플로우

이 프로토콜은 공학적으로 설계된 열린 시스템의 이완(relaxation)으로서 그래디언트 하강을 구현한다.

1. 메커니즘: 파라미터는 퀴딧(qudit)으로 이산화되어 린드블라드(Lindblad) 마스터 방정식에 따라 진화한다.
2. 역학: 메트로폴리스 비율 $r_{j \to k} \propto \min(1, e^{-\beta(C_k - C_j)})$를 갖는 근접 이웃 점프 연산자가 시스템을 깁스 상태 $\rho_{ss} \propto e^{-\beta C}$로 유도한다.
3. 최적화: $\beta \to \infty$로 갈 때, 정상 상태는 전역 최솟값에 집중된다. 이 접근 방식은 코히런트 위상 오라클의 필요성을 제거하지만, 비용 차이에 의존하는 소산율을 설계해야 하며 평형 도달 시간의 페널티를 수반한다.

자원 분석 및 벤치마크

• 결함 허용 추정: 저자들은 실제 회로 합성(Ross–Selinger)과 결함 허용 산술(Toffoli 카운트)을 사용하여 엄격한 자원 계산을 수행한다. 이들은 논리적 비용을 표면 코드 물리 큐비트 및 실행 시간으로 매핑한다.
• 벤치마크: 프로토콜은 NARMA10, 메모리 용량(MC), 그리고 혼돈적인 Mackey-Glass 시스템의 세 가지 태스크에서 테스트되었다. 이들은 고전적 에코 상태 네트워크(ESN), 차세대 RC(NGRC), 그리고 메모리 증강 하이브리드 모델과 비교된다.
• 하드웨어 검증: 시뮬레이션 최적화된 상태는 다양한 오류 완화 수준(없음, TREX, 제로 노이즈 외삽법)을 가진 세 개의 IBM Quantum Heron 백엔드(156 큐비트)에서 실행되었다.

주요 결과

1. 훈련 효율성 및 그래디언트 충실도

• 프로토콜 A: 채널 수준 시뮬레이션에서 프로토콜 A는 정확한 그래디언트 훈련과 일치한다. 실험적으로 입증된 리셋 충실도 $F=0.955$에서도 충분한 레지스터 비트($m \ge 4$)가 사용된다면 그래디언트 방향 충실도는 높은 수준($\cos \approx 0.96-0.99$)을 유지한다.
• 병목 현상: 주요 제약 요인은 리셋 충실도가 아니라 코히런트 비용 오라클의 정밀도이다. 유한 차분 방식은 치명적인 상쇄 현상을 겪으므로 오라클 정밀도가 $\epsilon \le 0.06$이어야 한다. 파라미터 시프트 규칙을 사용하면 이 요구사항을 $\epsilon \le 0.20$으로 완화할 수 있으며(2.5배 개선), 이는 유한 차분의 상쇄 문제를 해결한다.
• 프로토콜 B: 프로토콜 B는 파라미터 분포를 최솟값 근처로 성공적으로 집중시키지만(깁스 집중), $\beta$와 장벽 높이에 따라 급격히 증가하는 평형 시간에 의해 제한된다.

2. 시계열 태스크 성능

• 단일 단계 예측: 혼돈적인 Mackey-Glass 태스크에서, 측정 없는 훈련(메모리 증강 포함)은 훈련되지 않은 리저버에 비해 단일 단계 예측 오차에서 통계적으로 견고한 개선(NMSE가 $0.041 \pm 0.009$에서 $0.029 \pm 0.013$으로 감소)을 보여주었다. 이 개선은 정확한 그래디언트 훈련과 구별할 수 없을 정도였다.
• 자율 예측: 결정적으로, 본 연구는 자율적인 자유 실행 예측(여러 단계 앞을 예측하는 것)에서 측정 없는 훈련을 거친 QRC가 고전적 베이스라인(ESN, NGRC)보다 우위에 있다는 증거를 찾지 못했다. 양자 리저버의 자유 실행 호라이즌은 큰 분산을 보였으며 고전적 성능을 초과하지 못했다.
• 메모리 용량: 최소한의 양자 리저버는 고전적 베이스라인에 비해 매우 낮은 메모리 용량($MC < 0.1$)을 보였다. 메모리 증강(고전적 지연 임베딩)은 성능을 개선했으나 모든 태스크에서 ESN과의 격차를 완전히 메우지는 못했다.

3. 결함 허용 자원 추정

• 큐비트 수: 결함 허용 구현에는 약 $10^4$개의 물리 큐비트(오류율 $10^{-4}$에서 약 $1.1 \times 10^4$개)가 필요하며, 이는 적절한 예산 범위 내에 있다.
• 실행 시간 제약: 결합 자원은 큐비트 수가 아니라 실행 시간이다. 단일 그래디언트 단계는 초전도 사이클에서 약 21시간, 트랩 이온 사이클에서는 약 89일이 걸리는 것으로 추정된다. 연구의 훈련 런에 포함된 그래디 dient 단계(40단계)를 곱하면, 병렬화 없이 초전도 하드웨어에서 전체 최적화에 약 5주, 트랩 이온 사이클에서는 약 10년이 소요될 것으로 예상된다.
• 하드웨어 강건성: 시뮬레이션 최적화된 상태는 IBM Heron 백엔드에서 높은 상관관계($\ge 0.97$)와 낮은 RMSE(신호 확산의 7~26%)를 보이며 노이즈 속에서도 생존하였다. 이는 최적화된 상태가 현재 장치의 노이즈에 강건함을 확인시켜 주지만, 전체 코히런트 피드백 루프 자체는 아직 이러한 장치에서 구현할 수 없음을 의미한다.

의의 및 주장

저자들은 양자 리저버 컴퓨팅 성능에서 양자 우위를 주장하지 않는다. 본 연구의 의의는 측정 없는 QRC 훈련을 위한 경로를 "리스크 완화(de-risking)"하는 데 있다:

1. 리셋은 충분하다: 입증된 리셋 충실도($F=0.955$)는 훈련에 충분하며, 엔트로피 제거가 병목 현상이 아니다.
2. 오라클 정밀도가 제약이다: 진정한 장벽은 코히런트 비용 오라클의 정밀도이다. 본 논문은 유한 차분 상쇄를 피하기 위한 핵심 설계 규칙로서 파라미터 시프트 규칙을 식별하였으며, 이를 통해 하드웨어 구현을 위한 정밀도 목표를 크게 완화하였다.
3. 규모의 타당성: 결함 허용 구현은 현재의 오류 정정 모델을 사용할 때 약 $10^4$개의 물리 큐비트만을 필요로 하므로 실현 가능하다. 과제는 큐비트 수가 아니라 사이클 시간과 증류 처리량(distillation throughput)을 설계하는 것이다.
4. 정직한 벤치마킹: 본 연구는 측정 없는 훈련 프리미티브가 정확한 그래디언트 동작을 재현하고 단일 단계 예측을 개선하지만, 테스트된 태스크에서 자율 예측의 우월성을 입증하는 데는 실패했다는 점을 포함하여 보수적이고 정직한 평가를 제공한다.

결론적으로, 남은 과제는 차세대 측정 없는 하드웨어의 목표인 코히런트 피드백 루프 자체를 구현하는 것이다.