Polarization-coupled complete operators in sliding ferroelectric semiconductors for native in-memory attention computing

기술 요약: 네이티브 인메모리 어텐션 컴퓨팅을 위한 슬라이딩 강유전체 반도체 기반 폴라리제이션 결합 완전 연산자(Complete Operators)

문제 정의
생성형 인공지능, 특히 트랜스포머(Transformer) 기반 모델은 선형 연산(행렬-벡터 곱셈, MVM)과 비선형 연산(Softmax 정규화를 위한 지수 및 로그 함수)을 모두 필요로 하는 어텐션 컴퓨팅에 크게 의존한다. 현재의 컴퓨트 인 메모리(Compute-in-Memory, CIM) 아키텍처는 키르히호프의 법칙을 통해 메모리 어레이 내에서 직접 선형 MVM을 수행함으로써 폰 노이만 병목 현상을 해결한다. 그러나 이러한 아키텍처는 근본적으로 통합된 비선형 연산 기능이 결여되어 있다. 기존의 솔루션들은 특정 활성화 함수를 구현하기 위해 주변 회로에 의존하거나(유연성 제한), 선형 전도도 상태와 신뢰성 있게 결합할 수 없는 불안정한 결함 매개 메커니즘을 활용한다. 이러한 네이티브 결합 비선형 하드웨어의 부재는 CIM 시스템이 완전한 어텐션 프리미티브(attention primitives)를 인시투(in situ)에서 실행하는 능력을 심각하게 제한하며, 이는 선형 가속기에서 완전 연산자 아키텍처(Complete-Operator Architectures, COA)로의 전환을 요구한다.

방법론
저자들은 슬라이딩 강유전체 반도체를 사용하여 단일 유닛 셀 내에서 선형 및 비선형 연산을 본질적으로 결합하는 디바이스 레벨의 완전 연산자 아키텍처(COA)를 제안하고 제작하였다.

• 재료 플랫폼: 이 소자는 높은 캐리어 이동도와 슬라이딩 강유전성을 가진 층상 반도체인 $\text{ReS}_2$를 사용한다. $\text{ReS}_2$의 비중심 대칭 $T_d$ 상은 강유전체 터널 장벽과 반도체 채널 역할을 동시에 수행한다.
• 소자 구조: 듀얼 채널 유닛 셀은 수직 방향의 강유전체 터널 접합(Ferroelectric Tunnel Junction, FTJ)과 수평 방향의 강유전체 반도체 전계효과 트랜지스터(FeS-FET)를 통합한다. 두 채널은 동일한 강유전성 폴라리제이션 상태를 공유한다.
• 결합 메커니즘:
  • 선형 브랜치(Linear Branch): 수직 FTJ는 폴라리제이션에 의해 변조된 양자 터널링을 통해 선형 MVM을 수행한다. 이 장치의 저항은 터널링 장벽 높이에 지수적으로 민감하게 반응한다.
  • 비선형 브랜치(Nonlinear Branch): 수평 FeS-FET는 지수 연산을 수행한다. 이 장치의 전도도는 폴라리제이션에 의해 유도된 캐리어 밀도에 비례하여 스케일링된다.
  • 본질적 결합(Intrinsic Coupling): 두 전송 메커니즘이 동일한 잔류 폴라리제이션 상태에 의해 제어되기 때문에, 단일 전기 펄스로 선형 가중치(FTJ)를 프로그래밍하는 동시에 쌍을 이루는 비선형 매핑 상태(FeS-FET)를 설정할 수 있다. 이는 외부 동기화 없이 결정론적인 교차 터미널 지수 매핑을 생성한다.
• 설계 가능성: 저자들은 지오메트리 파라미터를 통해 지수 연산자 패밀리가 튜닝 가능하다는 것을 입증하였다:
  • 수평 전송 길이(Lateral Transport Length): 국부적 민감도와 비선형 이득을 제어한다.
  • 수직 장벽 두께(Vertical Barrier Thickness): 글로벌 동작 범위와 가중치 윈도우를 확장한다.
• 실험 설정: (9×3)×9 COA 어레이를 제작하고 경량 FPGA 컨트롤러와 통합하여 실시간 텍스트 생성을 위한 폐루프 하드웨어 프로토타입을 형성하였다. 또한, 마우스 국소 전위(LFP) 입력을 사용하여 뉴럴 시그널-투-랭귀지(neural-signal-to-language) 태스크를 모델링하기 위해 1024×1024 어레이 규모에 대한 실험적 보정 시뮬션을 수행하였다.

주요 결과

• 소자 성능: 제작된 COA 소자는 $10^5$ 사이클의 내구성과 1년 이상의 비휘발성 보유력을 보인다. 이 소자는 FeS-FET를 위해 128개의 서로 다른 전도도 상태를, FTJ를 위해 64개의 상태를 지원한다.
• 속도 및 에너지: 이 소자는 선형 연산을 위해 600 ps의 쓰기 지연 시간과 320 aJ의 동작 에너지를 달성한다. 비선형 지수 컴퓨팅은 5.12 fJ의 에너지 소비와 99.99%의 매핑 정확도로 수행된다.
• 어텐션 실행: (9×3)×9 어레이는 내재적 Softmax 함수를 포함하여 완전한 트랜스포머 어텐션 프리미티브를 최초로 인메모리 하드웨어로 구현하였다. 이 시스템은 QKV 투영과 어텐션 정규화를 메모리 패브릭 내에서 완전히 수행하여 디지털 변환 병목 현상을 피했다.
• 기능 검증:
  • 텍스트 생성: 폐루프 프로토타입은 실시간 텍스트 연속 생성(예: "I am hungry"로부터 "need pizza now" 생성)을 수행하였으며, 인시투 학습 중 크로스 엔트로피 손실의 빠른 수렴을 보여주었다.
  • 확장성 시뮬레이션: 측정된 소자 파라미터를 기반으로 한 시뮬레이션은 복잡한 태스크, 구체적으로는 4가지 정동 상태(affective states)를 나타내는 다채널 마우스 LFP 신호를 등급화된 언어 출력으로 투영하여 범주적 의미론과 정동적 강도를 모두 보존하는 능력을 입증하였다.

의의 및 주장
본 논문은 물리적 소자 레벨에 "누락된 비선형성"을 직접 내장함으로써 생성형 AI를 위한 새로운 하드웨어 패러다임을 구축했다고 주장한다. 주요 의의는 다음과 같다:

1. 네이티브 완전 연산자 하드웨어: 본 연구는 강유전성 폴라리제이션을 공유 상태 변수로 사용하여 선형 및 비선형 응답을 본질적으로 결합함으로써, CIM에서 비선형 연산자를 구현하는 데 있어 오랫동안 지속된 장벽을 극복하였다.
2. 효율성 이득: Softmax를 위한 주변 ADC 및 외부 비선형 모듈의 필요성을 제거함으로써, COA는 피코초 단위의 지연 시간과 아토줄 단위의 에너지 효율을 달로하며, 기존의 아날로그 CIM 구현보다 1~2 자릿수 더 뛰어난 성능을 보인다.
3. 설계 가능한 연산자 공간: 소자의 지오메트리 튜너빌리티(tunability)를 통해 맞춤형 민감도와 동작 범위를 가진 지수 연산자 패밀리를 생성할 수 있으며, 이는 어레이 레벨의 어텐션 실행에 필수적이다.
4. 에지 AI를 향한 경로: 고립된 선형 가속기에서 네이티브 완전 연산자 하드웨어로의 전환은 복잡한 센서-투-언더 태스크를 처리할 수 있는 에너지 효율적인 실세계 생성형 AI를 위한 물리 기반의 토대를 제공한다.

저자들은 이것이 단순한 회로 레벨의 최적화가 아니라, 메모리 어레이 내에서 완전한 어텐션 기반 생성 루프의 실행을 가능하게 하는 소자 물리학의 근본적인 변화임을 강조한다.