In-Situ Timing Diagnosis of PDN and Configuration-Upset-Induced Routing Delay Degradation in SRAM-based FPGAs

Dit artikel presenteert een schaalbaar, in-situ timingdiagnosesysteem voor SRAM-gebaseerde FPGAs dat door middel van gedistribueerde fase-geswepte monitoring en statistische analyse onderscheid maakt tussen globaal gecorreleerde timingdegradatie veroorzaakt door het voedingsnetwerk en lokaal, topologie-afhankelijk verlies door configuratie-induceerde verstoringen, zonder externe instrumentatie of ontwerpmodificaties.

De kern

Stel je voor dat een FPGA (een soort super-snel, programmeerbaar computerchip) een enorme, levende stad is. In deze stad wonen miljarden kleine werknemers (de logica) die boodschappen (data) naar elkaar toe sturen via een ingewikkeld netwerk van wegen en kruispunten (de routing).

Het probleem is dat deze stad soms ziek wordt. De boodschappen komen te laat aan, wat kan leiden tot crashes of fouten. Tot nu toe wisten ingenieurs alleen dat er een probleem was, maar niet waarom het gebeurde of waar het precies zat. Het was alsof je zag dat het verkeer vastliep, maar je niet wist of het kwam door een stroomstoring in de hele stad of door een specifiek gat in de weg.

Dit paper introduceert een slim nieuw systeem om deze stad te diagnosticeren, alsof we duizenden kleine, onzichtbare camera's en sensoren plaatsen die continu het verkeer in de gaten houden zonder het verkeer zelf te verstoren.

Hier is hoe het werkt, vertaald naar alledaagse termen:

1. De Twee Daders: Stroomstoring vs. Gaten in de Weg

De onderzoekers hebben ontdekt dat er twee hoofdoorzaken zijn voor vertragingen, en ze zien er heel verschillend uit:

• Dader A: De Stroomstoring (PDN-marginaliteit)
  • De analogie: Stel je voor dat er plotseling een enorme drukte is in de stad. Alle lichten gaan tegelijk aan, en de elektriciteitsnetten krijgen het zwaar te verduren. De spanning zakt even een beetje.
  • Het effect: Omdat de "energie" iets minder is, lopen alle werknemers in de hele stad even trager. Het is een globale vertraging. Iedereen is een beetje moe, maar niemand is echt ziek. De vertraging is voorspelbaar en gebeurt overal tegelijk.
• Dader B: De Gaten in de Weg (Configuratie-upsets)
  • De analogie: Stel je voor dat er door een klein ongelukje (een "bit-flip") een verkeersbordje verkeerd staat of een extra, onnodige afslag wordt geopend.
  • Het effect: Dit gebeurt op één specifieke plek. De weg wordt hierdoor langer, bochtiger of rommeliger. Alleen de auto's die precies die weg nemen, komen te laat. De rest van de stad rijdt normaal door. Dit is een lokaal, chaotisch probleem.

2. Het Nieuwe Diagnose-Systeem: De "Onzichtbare Camera's"

Vroeger moesten ingenieurs de stad stilleggen om te meten, of ze gebruikten dure, externe apparatuur. Dit nieuwe systeem doet iets anders:

• Het is niet-invasief: Het plaatst geen nieuwe wegen of blokkeert het verkeer. Het gebruikt bestaande "uitgangen" op de kruispunten om een kopie van het signaal af te tappen.
• Het is statistisch: In plaats van te zeggen "ja, het werkt" of "nee, het werkt niet", kijkt het systeem heel nauwkeurig naar hoe het signaal beweegt. Het telt duizenden keren of een signaal op het juiste moment aankomt.
• Het is slim: Door te kijken naar de patronen, kan het systeem zien: "Ah, dit gedrag past bij een stroomstoring (Dader A)" of "Oh, dit gedrag past bij een lokaal gat in de weg (Dader B)".

3. Hoe werkt de diagnose? (De "Phase-Sweep")

Stel je voor dat je een fototoestel hebt dat heel snel foto's maakt van een bewegend object.

• Als je de camera net iets te vroeg of te laat aflost, krijg je een wazige foto.
• Het systeem schuift de timing van de camera heel precies heen en weer (een "phase-sweep").
• Door te kijken hoe de foto's wazig worden, kan het systeem precies berekenen hoe traag de weg is.
• Als de hele stad trager is (stroom), verschuift de wazigheid overal evenveel.
• Als er een gat in de weg is, wordt de wazigheid op die ene plek veel groter en chaotischer.

4. Waarom is dit belangrijk?

Dit is als een revolutie in de auto-industrie.

• Vroeger: Je wist alleen dat je auto niet snel genoeg was. Je moest de hele motor vervangen of de auto langzamer laten rijden (veiligheid, maar inefficiënt).
• Nu: Je kunt zien: "Oh, de accu is even zwak, maar morgen is het weer goed" OF "Oh, er zit een steen in het wiel van de linkervoorband, die moeten we vervangen".

Dit stelt ingenieurs in staat om:

1. Preciezer te zijn: Ze hoeven niet de hele chip trager te maken als alleen één klein stukje een probleem heeft.
2. Betrouwbare systemen te bouwen: Ze kunnen zien of een chip begint te verslijten door straling (zoals in ruimtevaart) of door overbelasting.
3. Slimmer te reageren: Als het een stroomprobleem is, kunnen ze de spanning even verhogen. Als het een beschadigde weg is, kunnen ze het verkeer omleiden naar een andere route.

Samenvattend

Deze paper introduceert een slim, ingebouwd "stethoscoop"-systeem voor computerchips. Het kan luisteren naar het verkeer in de chip en precies vertellen of de vertraging komt omdat de hele stad moe is (stroomprobleem) of omdat er een specifiek gat in de weg zit (beschadigde route). Hierdoor kunnen we snellere, betrouwbaardere en slimmere computers bouwen die zichzelf kunnen controleren terwijl ze werken.

Technische samenvatting

Hier is een gedetailleerde technische samenvatting van het artikel "In-Situ Timing Diagnosis of PDN and Configuration-Upset-Induced Routing Delay Degradation in SRAM-based FPGAs" van Mostafa Darvishi, geschreven in het Nederlands.

Probleemstelling

In SRAM-gebaseerde FPGAs wordt de tijdsvoorspelbaarheid (timing predictability) een steeds grotere uitdaging. Interconnectie-vertragingen wegen zwaarder dan logische vertragingen, en variatiebronnen nemen toe. Er zijn twee primaire fysieke mechanismen die tijdsdegradatie veroorzaken, maar die moeilijk van elkaar te onderscheiden zijn met bestaande methoden:

1. PDN-marginaliteit (Power Distribution Network): Veranderingen in de voedingsspanning door schakelactiviteit veroorzaken spanningsdalingen (voltage droop). Dit leidt tot globaal gecorreleerde vertragingsschommelingen die gelijktijdig optreden over grote gebieden van de FPGA.
2. Configuratie-gerelateerde verstoringen (zoals SEU's): Fouten in het configuratiememorium kunnen leiden tot onbedoelde parasitaire verbindingen in de routing. Dit veroorzaakt lokale, topologie-afhankelijke vertragingstoename die cumulatief is en de tijdsvariatie (dispersie) vergroot.

Bestaande in-situ timing-monitoren bieden vaak slechts binaire signalen (wel/niet geslaagd) of globale indicatoren. Ze missen de resolutie om de fysieke oorzaak (globale PDN-stress vs. lokale routingfouten) te diagnosticeren of de ruimtelijke structuur van de degradatie te analyseren.

Methodologie

De auteur presenteert een schaalbaar, in-situ diagnose-architectuur die werkt tijdens normale bedrijfsvoering zonder de gebruikerstoepassing te verstoren. De kerncomponenten zijn:

• Niet-intrusieve Delay Taps (DT): Deze worden geplaatst op de randen van schakelmatrixen (switch-matrices) langs functionele routingpaden. Ze halen een bufferkopie van het signaal uit via bestaande fan-out-mogelijkheden, zonder de oorspronkelijke routing te wijzigen.
• Gedistribueerde Delay Monitoring Elements (DME): Elke DME voert fase-gesweept bemonstering uit. In plaats van een absolute tijd te meten, wordt het signaal bemonsterd met een klok waarvan de fase systematisch wordt verschoven. Hierdoor wordt een Bit-Error-Rate (BER) profiel gegenereerd dat de waarschijnlijkheidsverdeling van signaalovergangen weergeeft.
• Centrale Analyse: Een diagnose-controller verzamelt de statistische data (BER-verdelingen) van alle DME's. Door de gemiddelde vertraging (mean delay) en de variabiliteit (variance/standard deviation) te analyseren, kunnen verschillende degradatiemechanismen worden onderscheiden.
• Experimenteel Platform: Het systeem is geïmplementeerd op een AMD/Xilinx XCZU7EV (Zynq UltraScale+ MPSoC) met een FIR-filter als Design Under Test (DUT). PDN-stress wordt geïntroduceerd via een on-chip "stressor" (LFSR en DSP-eenheden), terwijl routingverstoringen worden geëmulgeerd door configuratiebits te manipuleren om parasitaire takken te activeren.

Belangrijkste Bijdragen

1. Fysieke Diagnose: Het is de eerste architectuur die in staat is om in-situ en non-intrusief onderscheid te maken tussen globale PDN-geïnduceerde vertragingen en lokale routing-verstoringen op basis van hun statistische en ruimtelijke handtekeningen.
2. Statistische Benadering: In plaats van binaire timing-marges, worden volledige waarschijnlijkheidsverdelingen (BER vs. fase) geëxtraheerd. Dit maakt het mogelijk om zowel verschuivingen in het gemiddelde als veranderingen in de spreiding (variatie) te meten.
3. Ruimtelijke Correlatieanalyse: De methode introduceert het gebruik van 2D-correlatiewarmtekaarten en correlatiecoëfficiënten om te bepalen of tijdsveranderingen over de hele chip coherent zijn (PDN) of lokaal en willekeurig (routing).
4. Schaalbaarheid en Non-intrusiviteit: De architectuur gebruikt standaard FPGA-bronnen (LUTs, Flip-Flops) en vereist geen externe instrumentatie of stralingsbronnen. De overhead is laag (<1,4% van de logica voor 32 sensoren).

Resultaten

De experimentele resultaten tonen duidelijke, onderscheidbare handtekeningen voor de twee mechanismen:

• PDN-geïnduceerde degradatie:
  • Signatuur: Een rigide horizontale verschuiving van de BER-curve (gemiddelde vertraging neemt toe).
  • Variabiliteit: De breedte van de overgangszone (variatie/standaardafwijking) verandert nauwelijks.
  • Ruimtelijk: Sterke correlatie tussen ver uiteenliggende meetpunten; de degradatie is globaal en coherent.
• Routing-geïnduceerde verstoringen:
  • Signatuur: De BER-curve verschuift én wordt breder.
  • Variabiliteit: Er is een significante toename in de tijdsdispersie (standaardafwijking).
  • Ruimtelijk: Zwakke correlatie; degradatie is lokaal en hangt sterk af van de specifieke routingtopologie. De variabiliteit neemt toe met de afstand tot het meetpunt door cumulatieve parasitaire effecten.

De studie bevestigt dat de methode herhaalbaar is en dat de instrumentatie de functionaliteit van het ontwerp niet beïnvloedt.

Betekenis en Implicaties

Dit werk legt een fundamentele basis voor architectuur-bewust timing-management in grote FPGA-systemen:

• Betrouwbare Diagnose: Ontwerpers kunnen nu bepalen of timingproblemen komen van een algemeen spanningsprobleem (op te lossen met globale spannings/frequentie-aanpassing) of van lokale routingfouten (op te lossen met partiële herconfiguratie of padverplaatsing).
• Efficiëntere Timing Closure: Het toont aan dat timingmarges niet uniform over de chip kunnen worden behandeld. Ruimtelijk opgeloste monitoring maakt gerichte marges mogelijk, wat leidt tot efficiënter ontwerp.
• Toekomstige CAD-tools: De methode biedt feedback aan CAD-tools om routing-vertragingmodellen te verfijnen op basis van echte, in-situ data in plaats van alleen theoretische modellen.
• Betrouwbaarheid: Het biedt een mechanisme voor in-field monitoring van degradatie, essentieel voor kritieke toepassingen waar straling of veroudering een rol speelt.

Kortom, de paper beweegt de FPGA-timingdiagnose van een "detectie"-paradigma (is er een fout?) naar een "diagnose"-paradigma (wat is de oorzaak en waar zit het?), wat cruciaal is voor de volgende generatie betrouwbare en adaptieve FPGA-systemen.