A High-Precision Clock Synchronization System for the CEPC Accelerator

Dit artikel presenteert een verbeterd op White Rabbit gebaseerd kloksynchronisatiesysteem voor de CEPC-versneller dat een gemeten eindknoopprecisie van 7,30 ps bereikt onder temperatuurschommelingen, wat de vereiste synchronisatiebudget van 30 ps aanzienlijk overtreft door architecturale verbeteringen inclusief een Si5345A DSPLL, verminderde herstartonzekerheid en op reinforcement learning gebaseerde PID-regeling.

De kern

Stel je een enorme, 100 kilometer lange ondergrondse racebaan voor waar piepkleine deeltjes (elektronen en positronen) rondracen met bijna de snelheid van het licht. Om deze deeltjes in een strakke, perfecte bundel te houden en ze precies te laten botsen op de plek waar wetenschappers dat willen, moet elke controlepost langs de baan gesynchroniseerd zijn met dezelfde "hartslag".

Deze hartslag is een kloksignaal. De uitdaging? De baan is zo lang, en de fysica zo precies, dat als twee stations zelfs maar een fractie van een seconde uit de pas lopen, het experiment mislukt. Het doel van dit project (de CEPC-versneller) was om alle 192 stations perfect te synchroniseren binnen 30 picoseconden.

Om dit in perspectief te plaatsen: een picoseconde staat tot een seconde wat een seconde staat tot ongeveer 32 jaar. Het is een bijna onvoorstelbaar kleine hoeveelheid tijd.

Zo heeft het team het probleem opgelost, eenvoudig uitgelegd:

1. Het Probleem: De "Oude Manier" was Te Luidruchtig

Het team begon met een standaard systeem genaamd "White Rabbit", wat een soort hoogtechnologisch walkie-talkie netwerk is dat klokken in sync houdt. Ze ontdekten echter dat het standaard systeem een "luidruchtige motor" had.

• De Analoge Ruis: Het oude systeem gebruikte een mix van digitale chips en analoge knoppen (zoals een volumeknop) om de kloksnelheid aan te passen. Dit was alsover je een radio probeert af te stemmen door aan een roestige, wiebelige knop te draaien terwijl je naast een luide ventilator staat. De "knop" (het analoge circuit) introduceerde te veel statische ruis, waardoor de klok schokkerig werd.
• De Restart-Fout: Elke keer dat het systeem werd uitgeschakeld en weer werd aangezet (zoals het rebooten van een computer), raakten de klokken een beetje in de war. Ze maakten een "gok" over hoe laat het was, wat leidde tot een grote sprong in de fout (tot 88,8 picoseconden) voordat ze weer stabiel werden.

2. De Oplossing: Een Digitale "Slimme Motor"

Om de ruis op te lossen, verving het team de oude "roestige knop"-methode door een gloednieuwe, volledig digitale motor genaamd de Si5345A.

• De Metafoor: In plaats van een mens die aan een wiebelige analoge draaiknop draait, stel je een superprecieze robotarm voor die in stappen kan bewegen die zo klein zijn dat ze onzichtbaar zijn voor het blinde oog. Deze nieuwe chip genereert het kloksignaal volledig binnen zijn eigen digitale brein. Hij heeft geen externe analoge onderdelen nodig, waardoor hij immuun is voor elektrische "statische elektriciteit" en schommelingen in het vermogen.
• Het Resultaat: Dit verwijderde de grootste bron van ruis, waardoor het kloksignaal ongelooflijk vloeiend en stabiel werd.

3. De Fix voor de "Restart-Verwarring"

Om te voorkomen dat de klokken in de war raken wanneer ze opnieuw opstarten, schreef het team een nieuwe "ontwaakroutine" in de software (firmware).

• De Metafoor: Stel je een koor van 192 zangers voor. In het oude systeem begon iedereen bij het opnieuw beginnen na een pauze op een iets andere beat te zingen, en het duurde even voordat ze het juiste ritme vonden.
• De Nieuwe Routine: Het nieuwe systeem dwingt elke zanger om direct bij het ontwaken hun positie te controleren ten opzichte van een meesterdirigent. Als ze zelfs maar een klein beetje uit de maat lopen, reset het systeem hen en probeert het opnieuw totdat ze perfect op één lijn liggen.
• Het Resultaat: De "ontwaakfout" daalde van een enorme 88,8 picoseconden naar een minuscule 12 picoseconden.

4. De "Dirigent" voor het Hele Orkest

Met 192 stations verspreid over 100 km is het niet genoeg om simpelweg goede individuele klokken te hebben. Als Station A iets afwijkt, zal Station B (dat naar A luistert) nog meer afwijken, en Station C nog meer. Dit wordt een "cascaderende fout" genoemd.

• De Oude Manier: Elk station probeerde zichzelf onafhankelijk te corrigeren. Soms corrigeerden ze te veel; soms te weinig.
• De Nieuwe Manier: Het team bouwde een "Globale Dirigent" (een computerprogramma) die naar alle 192 stations tegelijk luistert.
  • Temperatuurcompensatie: Klokken driften wanneer ze warm of koud worden. Het systeem meet de temperatuur van elk station en past de kloksnelheid automatisch aan om de hitte te compenseren, zoals een thermostaat die precies weet hoeveel hij de kamer moet koelen.
  • AI-Leren: Om de perfecte instellingen voor deze dirigent te bepalen, gebruikten ze een vorm van Kunstmatige Intelligentie (Reinforcement Learning). De AI speelde een spel waarbij het probeerde alle klokken in sync te krijgen. Zodra de AI de beste strategie had geleerd, werden die instellingen vastgelegd.
• Het Resultaat: Zelfs met 12 stations in een rij (een diepe keten), was het laatste station slechts 6,66 picoseconden af, ruim binnen de veiligheidslimiet.

De Eindscore

Het team testte hun nieuwe systeem in het lab:

• Korte afstand (1 meter): Gesynchroniseerd tot 3,38 picoseconden.
• Lange afstand (50 km): Gesynchroniseerd tot 3,92 picoseconden.
• Diepe keten (12 stations): Gesynchroniseerd tot 6,66 picoseconden.
• Opnieuw opstarten: De "ontwaakfout" is nu 2,82 picoseconden.

Conclusie:
Het team heeft succesvol een kloksynchronisatiesysteem gebouwd dat ongeveer 5 tot 10 keer nauwkeuriger is dan de vorige standaard. Ze hebben dit bereikt door luidruchtige analoge onderdelen te vervangen door een zuivere digitale chip, een slimmere "ontwaakroutine" te schrijven en een door AI getrainde dirigent te gebruiken om het hele netwerk te beheren. Dit zorgt ervoor dat de enorme CEPC-versneller zijn 192 controleknooppunten perfect in de pas kan houden, wat de precieze deeltjesbotsingen mogelijk maakt die nodig zijn om de fundamentele geheimen van het universum te bestuderen.

Technische samenvatting

Technische Samenvatting: Een hoogprecisie kloksynchronisatiesysteem voor de CEPC-versneller

Probleemstelling
De Circular Electron Positron Collider (CEPC), een voorgestelde 100 km lange ondergrondse faciliteit in China, vereist een timingsysteem dat in staat is om een 62,5 MHz referentieklok te distribueren naar 192 controle-nodes met een synchronisatieprecisie van 30 ps (standaarddeviatie). Hoewel het White Rabbit (WR) protocol de standaard is voor accelerator-timing, identificeren de auteurs dat de standaard WR-baseline—die doorgaans een precisie bereikt in de orde van grootte van 20–30 ps over kortere afstanden—kritieke beperkingen ondervindt wanneer deze wordt opgeschaald naar de 100 km lange ring van de CEPC met diepe cascading. Specifiek lijdt de standaardarchitectuur onder twee primaire knelpunten:

1. Ruis in de actuatieketen: De traditionele regellus vertrouwt op een externe Digital-to-Analog Converter (DAC) en een Voltage-Controlled Crystal Oscillator (VCXO)-keten. Deze analoge fase is zeer gevoelig voor rimpel in de voedingsspanning en aardruis, en het hoogdoorlaatkarakter van de foutoverdrachtsfunctie zorgt ervoor dat aanzienlijke laagfrequente VCXO-ruis doorlekt, wat de precisie verslechtert.
2. Herstartonzekerheid: Het herstarten van apparaten (door het herstarten van de stroom of het opnieuw opzetten van de verbinding) introduceert aanzienlijke timingonzekerheid (88,8 ps piek-tot-piek in standaard WR) veroorzaakt door ambiguïteiten in de GTX-transceiverfasestoestanden, FIFO-pointervariaties en byte-uitlijningsverschuivingen.

Methodologie
Het artikel presenteert een uitgebreid verbeterd WR-gebaseerd systeem dat deze beperkingen aanpakt via hardware-redesign, firmware-optimalisatie en een nieuwe globale controlearchitectuur.

• Hardware-optimalisatie (Actuatieketen): De externe DAC+VCXO-actuatieketen wordt vervangen door een Silicon Labs Si5345A jitter-attenuerende klokgenerator. Dit apparaat maakt gebruik van een vierde generatie Digital Signal Processing Phase-Locked Loop (DSPLL) en een Digitally Controlled Oscillator (DCO). Door de frequentiesynthese en fasecontrole volledig naar het digitale domein te verplaatsen, elimineert het systeem de analoge afstemknop op printplaatniveau. Het ontwerp maakt gebruik van een op maat gemaakte laag-ruis kristaloscillator en speciale Low-Dropout (LDO) regelaars om referentie- en voedingsspanningsgeïnduceerde ruis te minimaliseren.
• Firmware-optimalisatie (Herstartonzekerheid): Om herstart-geïnduceerde verschuivingen te mitigeren, hebben de auteurs een gerichte initialisatiesequentie geïmplementeerd binnen de FPGA-firmware. Dit omvat:
  • TX/RX Fase-uitlijning: Het inschakelen van GTX-fase-uitlijningscircuits om klokken direct van de Si5345A te laten sourcen, waardoor variabele FIFO-vertragingen worden omzeild.
  • Handmatige Byte-uitlijning: Het overschakelen van automatische naar handmatige komma-uitlijning (Bit-Slide) om de RX-bytegrens naar een consistente staat te fixeren.
  • TXOUTCLK Fixeren: Het gebruik van een DDMTD-kanaal om de TXOUTCLK-fase ten opzichte van de lokale gesynchroniseerde klok te verifiëren en te resetten totdat een consistente staat is bereikt.
• Globale Controlearchitectuur: Voor multi-node cascading stellen de auteurs een gecentraliseerd controlesysteem voor waarbij een PC de fasecompensatie over alle nodes coördineert.
  • Temperatuurcompensatie: Een feed-forward term wordt toegevoegd aan de regelwet, gekalibreerd met een coëfficiënt van −0,76 ps/°C, om de temperatuurverschillen tussen nodes te compenseren.
  • RL-gebaseerde Auto-tuning: De PID-reglergains worden automatisch afgestemd met behulp van het Twin-Delayed Deep Deterministic Policy Gradient (TD3) reinforcement learning-algoritme. De RL-agent traint een lineair "Actor"-netwerk (dat wiskundig overeenkomt met een multi-node PID-regelaar) in een virtuele omgeving voordat deze op de hardware wordt geplaatst. Deze aanpak vermijdt de computationele kosten van het online draaien van RL, terwijl het wel wordt gebruikt voor complexe parameteroptimalisatie.

Belangrijkste Resultaten
Experimentele validatie werd uitgevoerd met een 12-level gecascadeerd systeem en langetermijnstabiliteitstests.

• Punt-naar-punt Precisie: Het systeem bereikte een standaarddeviatie van 3,38 ps (1 m vezel), 3,63 ps (30 km) en 3,92 ps (50 km), wat een ~6x verbetering betekent ten opzichte van de standaard WR-baseline.
• Gecascadeerde Prestaties: In een 12-level cascade bereikte de end-node precisie 6,66 ps bij een constante temperatuur en 7,30 ps onder een temperatuurschommeling van 13 °C. Dit demonstreert dat de globale controle effectief de foutaccumulatie voorkomt.
• Herstartonzekerheid: De geoptimaliseerde firmware reduceerde de herstartonzekerheid van 88,8 ps (piek-tot-piek) naar 12 ps (piek-tot-piek) en van 14,7 ps naar 2,82 ps (standaarddeviatie).
• Jitter en Stabiliteit: De gesynchroniseerde klok Time Interval Error (TIE) jitter bleef onder de 1 ps RMS, ongeacht de cascade-diepte. Een 4-level cascade opereerde stabiel gedurende 25 uur zonder verlies van lock of trenddrift.

Betekenis en Claims
De auteurs beweren dat dit verbeterde systeem succesvol voldoet aan de strikte 30 ps synchronisatiebudget die vereist is voor de CEPC-versneller, waarbij zelfs in de slechtste scenario's (diepe cascades met temperatuurvariaties) een veiligheidsmarge wordt geboden. Het artikel benadrukt drie specifieke bijdragen aan het veld van grootschalige accelerator-timing:

1. Architecturale Verschuiving: Het vervangen van de analoge actuatieketen door een DSPLL+DCO-oplossing verwijdert de dominante ruisbron van standaard WR-nodes, wat een precisie van minder dan 4 ps mogelijk maakt over lange afstanden.
2. Herstart Robuustheid: De firmware-gebaseerde oplossing vermindert de herstartonzekerheid met een factor ~7 zonder extra hardware te vereisen, waarmee een historische bottleneck voor hoogprecisie-toepassingen wordt opgelost.
3. Schaalbare Controle: De globale controlearchitectuur, gebruikmakend van RL-getunede gains en temperatuur feed-forward, demonstreert dat een centrale controller een vlakke precisiegroei kan handhaven over diepe cascades (12 levels), terwijl de deterministische eigenschappen vereist voor acceleratorbedrijf behouden blijven (door de online controller als een vaste lineaire PID te houden).

Het artikel concludeert dat hoewel de laboratoriumresultaten veelbelovend zijn, toekomstig werk bestaat uit veldtesten onder werkelijke CEPC-tunnelcondities (kilometerlange vezels, gedistribueerde temperatuurgradiënten) en een potentiële migratie van de controller naar een embedded FPGA-platform voor verbeterde determinisme.