Sequential vs. Simultaneous Entanglement Swapping under Optimal Link-Layer Control

Resumo Técnico: Troca de Entrelaçamento Sequencial vs. Simultânea sob Controle Otimizado da Camada de Enlace

Declaração do Problema
Redes quânticas visam distribuir entrelaçamento através de caminhos multi-hop para habilitar aplicações como distribuição de chaves quânticas (QKD) independente de dispositivos e computação quântica distribuída. Este processo depende da troca de entrelaçamento, onde nós intermediários costuram enlaces elementares mais curtos em recursos de ponta a ponta mais longos. Existem dois paradigmas arquitetônicos primários para o timing dessas trocas:

1. Simultânea (Esperar-e-Trocar): O entrelaçamento é gerado em todos os enlaces primeiro, seguido por uma execução sincronizada e paralela de todas as trocas. Isso requer coordenação centralizada para reserva de rota e sincronização de gatilhos.
2. Sequencial (Trocar-e-Esperar): Os nós trocam assim que enlaces adjacentes produzem entrelaçamento, estendendo a cadeia hop a hop. Isso permite uma implementação totalmente distribuída, sem conexão e com comutação de pacotes, onde os nós atuam com base puramente em informações de estado local.

Embora a arquitetura sequencial sem conexão ofereça vantagens a nível de sistema (eliminando a sobrecarga de configuração de rota e degradação graciosa sob múltiplos fluxos), ela expõe cadeias parciais a buffers de armazenamento intermediário. Isso torna a troca sequencial vulnerável à decoerência de memória de uma maneira que a troca simultânea SWAP-ASAP evita por design. A questão central de pesquisa não é qual protocolo é teoricamente superior, mas sim: Em quais regimes de hardware o protocolo sequencial sem conexão permanece operacionalmente viável em comparação com a alternativa simultânea?

Metodologia
Os autores apresentam um estudo de princípio usando um comprimento de cadeia fixo de $n=4$ (quatro enlaces, cinco nós). O estudo emprega um framework de simulação de duas camadas projetado para isolar efeitos da camada de rede:

• Camada de Enlace: Cada enlace elementar é governado por uma política fixa de aprendizado por reforço (RL) (baseada no framework WN2M2 de Yau et al.). O agente otimiza a taxa de chave secreta (SKR) do protocolo QKD de seis estados decidindo localmente se deve esperar, descartar, destilar ou consumir pares entrelaçados. Crucialmente, a política da camada de enlace é treinada independentemente e mantida fixa em todos os experimentos da camada de rede.
• Camada de Rede: Um controlador determinístico e centralizado implementa o protocolo Sequencial ou Simultâneo SWAP-ASAP. O controlador consome pares dos buffers de enlace (e buffers de cadeia para o caso sequencial) para montar pares de ponta a ponta.
• Variáveis: O estudo varia o tempo de coerência de memória externo ($T_c^{ext}$) em quatro ordens de grandeza, comparando-o com a latência de anúncio de entrelaçamento por enlace ($\tau$). A razão $T_c^{ext}/\tau$ serve como o parâmetro operacional adimensional primário. O estudo também realiza uma varredura fora da diagonal variando o tempo de coerência interno ($T_c^{int}$) e o tempo de coerência externo independentemente.

Principais Contribuições e Descobertas

1. Fatorização Arquitetônica: O estudo demonstra que a tarefa da camada de enlace admite um único ponto operacional adimensional (aproximadamente 0,1357–0,1358 bits/tick) independentemente do comprimento do enlace ou do tempo de coerência interno, desde que a meta de fidelidade de entrega seja atendida. Além disso, a varredura fora da diagonal revela que os resultados a nível de cadeia dependem apenas do tempo de coerência externo ($T_c^{ext}$), e não do tempo de coerência interno ($T_c^{int}$) ou do treinamento específico da política da camada de enlace. Isso confirma que as diferenças de desempenho entre os dois protocolos são atribuídas exclusivamente à arquitetura da camada de rede.

2. Estrutura de Regimes de Tempo de Coerência: O desempenho da troca sequencial é governado por uma estrutura de regime distinta baseada na razão $T_c^{ext}/\tau$:

   • Regime de Colapso ($T_c^{ext}/\tau \leq 25$): A troca sequencial colapsa para zero entregas de ponta a ponta. Neste regime, o tempo de corte por par (o tempo antes que a fidelidade de um par armazenado caia abaixo do limiar requerido) cai abaixo de um tick ($\tau$). Consequentemente, os pares de enlace expiram mais rápido do que o controlador pode encadear em cadeias parciais.
   • Regime de Recuperação ($T_c^{ext}/\tau = 50$): A troca sequencial começa a se recuperar, entregando taxas parciais.
   • Regime de Equivalência ($T_c^{ext}/\tau \approx 10.000–80.000$): Em tempos de coerência relaxados (0,5s a 2s), a troca sequencial satura a taxa simultânea, com os dois protocolos concordando dentro de 0,4%.
   • Desempenho Simultâneo: Em contraste, o protocolo simultâneo SWAP-ASAP entrega uma taxa constante em toda a varredura, pois consome pares de enlace no mesmo tick em que são empurrados e não mantém armazenamento intermediário de cadeia.

3. Mecanismo de Falha: O colapso da troca sequencial é impulsionado pelo "tempo de permanência no buffer de cadeia". A montagem sequencial requer que cadeias parciais sobrevivam a múltiplos ticks nos buffers enquanto aguardam enlaces a jusante. Quando $T_c^{ext}$ é baixo, o ruído de armazenamento faz com que essas cadeias parciais decoerem antes que o próximo enlace esteja pronto. O SWAP-ASAP simultâneo evita isso realizando todas as trocas em um único tick (ou $\lceil \log_2 n \rceil$ rodadas) sem armazenamento intermediário.

Significado e Alegações
O artigo conclui que a "penalidade sem conexão" observada na troca sequencial não é uma propriedade fundamental do protocolo, mas um fenômeno de curto prazo ligado aos tempos de coerência limitados das memórias quânticas atuais.

• Viabilidade Dependente do Regime: Nos regimes de hardware atuais (onde $T_c^{ext}/\tau$ é baixo, por exemplo, coerência de milissegundos em trechos de dezenas de quilômetros), a penalidade é real e substancial; o SWAP-ASAP simultâneo é a única opção viável para entrega de fluxo único.
• Viabilidade Futura: À medida que o hardware melhora e $T_c^{ext}/\tau$ aumenta, a penalidade diminui. O estudo sugere que, uma vez que o tempo de coerência exceda um certo limiar em relação à latência, as vantagens a nível de sistema da arquitetura sem conexão e com comutação de pacotes (controle distribuído, sem configuração de rota) tornam-se acessíveis sem compromisso de desempenho.
• Implicações de Design: Os resultados indicam que melhorias na coerência de memória externa (o nível de armazenamento da camada de rede) são a superfície de design crítica para fechar a lacuna entre protocolos sequenciais e simultâneos. Melhorias na memória interna da camada de enlace mostram-se menos relevantes para a lacuna de desempenho a nível de rede neste contexto específico.

Os autores enquadram essas descobertas como uma hipótese consistente com seus dados de $n=4$, observando que o ponto de cruzamento preciso entre o regime de lacuna substancial e o regime de equivalência (a faixa intermediária de $T_c^{ext}/\tau$) requer investigação adicional. O estudo serve como uma âncora empírica para entender os requisitos de hardware necessários para realizar redes quânticas distribuídas e com comutação de pacotes.