Resumo Técnico: MADAR – Um Processador Sem Endereçamento

Declaração do Problema

Os processadores modernos dedicam a vasta maioria de sua área e energia ao endereçamento em vez da aritmética. A maquinaria necessária para mover operandos de e para arquivos de registradores e caches — incluindo matrizes de tags, filas de falhas (miss queues), redes de bypass e arquivos de registradores multi-portas — responde por mais de 90% do overhead de energia de um núcleo em certas cargas de trabalho, enquanto as unidades funcionais consomem menos de 6%. Esse overhead decorre da tensão fundamental da arquitetura von Neumann: o datapath transmite operandos, mas o sistema de memória deve deter valores em locais fixos para atribuir-lhes endereços para recuperação sob demanda.

Metodologia e Arquitetura

O artigo propõe o MADAR (Árabe para "órbita"), uma arquitetura de processador que abole o conceito de endereço inteiramente. Em vez de armazenamento estático, o MADAR baseia-se na rotação. A arquitetura é definida por quatro propriedades conjuntas:

1. Armazenamento Circulante: Todo o estado reside em anéis de slots ($R_0 \dots R_n$) que avançam uma posição por ciclo de clock. Um valor é identificado não por um endereço, mas por uma coordenada $(anel, fase)$. A implementação física utiliza registradores de deslocamento literais para anéis pequenos e rápidos e bancos de SRAM de porta única varridos por um ponteiro rotativo para anéis grandes e lentos.
2. Co-circulação: Instruções e dados ocupam os mesmos slots e circulam juntos. Eles são distinguidos apenas por um campo de "tipo" no cabeçalho do pacote.
3. Execução por Colisão: Estações de computação (ALU, multiplicador, etc.) são fixas em posições específicas nos anéis. Uma instrução executa quando passa por sua estação. Os operandos são nomeados por seu deslocamento rotacional (uma posição dentro de uma janela fixa, por exemplo, $W=8$ slots à frente) em vez de por endereço. A execução é estática e agendada em tempo de compilação; não há correspondência dinâmica, scoreboard ou lógica de wakeup.
4. Hierarquia de Período como Hierarquia de Memória: Anéis de período geometricamente crescente (por exemplo, 16, 256, 4K, 64K slots) substituem a tradicional hierarquia de cache. As transferências entre anéis são agendadas em tempo de compilação, em vez de serem disparadas por falhas de cache. A promoção para um anel de período mais curto atua como um preenchimento de cache (cache fill); a demissão para um anel de período mais longo atua como uma expulsão (eviction).

Fluxo de Controle e Movimentação de Dados:

• Direcionamento (Steering): O fluxo de controle é gerenciado por estações de "direcionamento" que avaliam predicados. Se uma condição for atendida, a estação remove (mata) pacotes de instrução específicos do anel, transformando seus slots em bolhas (bubbles).
• Transferência: A movimentação de dados entre anéis é tratada por estações de transferência em fases agendadas.
• Relés: Se um produtor e um consumidor estiverem separados por mais do que a janela de operando ($W$), o compilador insere instruções explícitas de "relé de cópia" para fazer a ponte, consumindo a capacidade do anel.
• Rendezvous: Para acessos dependentes de dados onde a fase alvo é desconhecida em tempo de compilação, uma estação de rendezvous captura um valor quando um contador de fase de livre execução coincide com o valor solicitado, incorrendo em uma penalidade de latência de aproximadamente metade de uma rotação.

Contribuições Principais

O artigo apresenta seis contribuições específicas:

1. Definição do Modelo de Execução: Uma definição precisa do modelo MADAR, incluindo o invariante de endereçamento que garante a correção.
2. Contextualização: Uma comparação detalhada com arquiteturas anteriores de armazenamento circulante, endereçamento temporal e dataflow (ex: Pilot ACE, Mill, Groq), demonstrando que o MADAR é o primeiro a combinar todas as quatro propriedades definidoras.
3. Validação: Uma implementação de nível de transferência de registradores (RTL) ciclo-a-ciclo em SystemVerilog (simulada com Verilator) que valida a semântica de execução.
4. Escalonador Construtivo: Um compilador que gera automaticamente arranjos de assento e cronogramas de transferência para kernels (código de linha reta e loops contados) sem intervenção manual. Cada programa emitido é verificado contra o modelo RTL.
5. Modelo de Custo de Energia: Um modelo de energia de primeira ordem que quantifica o trade-off entre o custo da rotação e a economia da eliminação da maquinaria de endereçamento.
6. Estudo de Caso: Uma análise de inferência de IA em streaming, demonstrando como a arquitetura lida com álgebra linear densa.

Resultados

• Correção: A implementação RTL confirmou que a rotação atua como armazenamento, a colisão atua como execução e o direcionamento substitui o desvio (branching). Programas com assento manual e gerados pelo compilador produziram resultados corretos (ex: um loop de soma contada acumulando $0+1+\dots+(R-1)$).
• Crossover de Energia: O modelo de energia identifica um "ponto de crossover" onde o MADAR se torna mais eficiente do que uma baseline in-order simples (assumida em 70 pJ/instrução).
  • Regime Vencedor: Kernels que cabem em anéis pequenos (ex: um anel de 16 slots) com poucos ou nenhum relé, como loops de multiplicação-acumulação e taps de FIR, mostram pontos de crossover entre 26–63 pJ/instrução, superando significativamente a baseline.
  • Regime Perdedor: Kernels que exigem anéis grandes ou muitos relés (ex: cadeias profundas de acumulação ou polinômios de grau 5) sofrem com o custo de energia de deslocar muitos pacotes vivos. Estes mostram pontos de crossover entre 126–205 pJ/instrução, tornando-os menos eficientes que a baseline.
• Estudo de Caso de Inferência de IA:
  • Reduções Planas: Uma árvore de produto escalar plana é ineficiente porque o tamanho do anel deve crescer com o comprimento da redução, causando um gasto excessivo de energia de rotação.
  • Produto Interno em Streaming: Ao transmitir operandos de anéis longos para um anel de computação de tamanho fixo via transferências agendadas, a energia por multiplicação-acumulação permanece constante, independentemente do comprimento da redução.
  • Reuso de Operandos: O fluxo de dados mais eficiente para multiplicação de matrizes roteia o reuso de operandos através da hierarquia de períodos: promovendo operandos compartilhados de anéis baseados em SRAM para anéis pequenos de registro de deslocamento. Esta abordagem alcançou 86 pJ/multiplicação-acumulação para um produto matriz-vetor 8x8, superando tanto as abordagens de tile fundido quanto as de fluxo único.

Significância e Alegações

O artigo afirma que o MADAR representa um novo ponto de design para computações onde o movimento de dados é conhecido estaticamente antes da execução. Sua significância reside em:

• Eliminação do Overhead de Endereçamento: Ao remover a necessidade de tags, decodificadores de acesso aleatório e registros de status de falha (miss-status registers), a arquitetura visa a principal fonte de desperdício de energia nos núcleos modernos.
• Tempo Determinístico: Como o cronograma é fixo em tempo de compilação, não há stalls reativos ou falhas de cache, tornando a arquitetura adequada para tempo real estrito e criptografia de tempo constante.
• Eficiência em Cargas de Trabalho de Streaming: O artigo argumenta que, para inferência de IA e DSP de streaming, a "hierarquia de memória" é efetivamente substituída por uma "hierarquia de períodos", onde a rotação dos dados realiza o trabalho de cache.

Limitações e Escopo:
Os autores são modestos quanto ao escopo. O MADAR não é um substituto universal para máquinas de acesso aleatório. É mal adequado para perseguição de ponteiros (pointer-chasing), travessia de grafos irregulares ou cargas de trabalho com dependências de dados imprevisíveis, que incorrem em uma penalidade de latência significativa. Além disso, o escalonador atual lida com cadeias de linha reta e loops, mas não com árvores de redução arbitrárias ou reordenação complexa. As alegações de energia baseiam-se em um modelo de primeira ordem; os autores reconhecem que uma comparação completa baseada em síntese é necessária para provar definitivamente a vantagem de energia sobre escalonadores estáticos de última geração como o Groq.

Em conclusão, o MADAR demonstra que, para uma classe específica de cargas de trabalho de streaming estaticamente agendáveis, o custo de rotacionar dados pode ser menor do que o custo de endereçar dados estáticos, oferecendo um trade-off fundamentalmente diferente entre movimento e imobilidade no design de processadores.