Fast, low noise, megapixel detector and readout systems for future X-ray astronomy missions

Resumo Técnico: Detectores e Sistemas de Leitura de Megapixels Rápidos e de Baixo Ruído para Futuras Missões de Astronomia de Raios X

Declaração do Problema
As próximas gerações de missões estratégicas de astronomia de raios X requerem detectores de plano focal que alcancem simultaneamente alta resolução angular, grandes áreas efetivas de coleta e capacidades de imagem de campo amplo. Esses objetivos científicos, que variam desde medições de precisão de fontes pontuais brilhantes até a detecção de emissão difusa tênue, impõem requisitos de desempenho rigorosos e, muitas vezes, concorrentes. Especificamente, altas taxas de quadros são essenciais para mitigar o empilhamento de fótons (photon pile-up) em observações de fontes brilhantes e para reduzir a contaminação por ruído induzido por partículas em medições de baixa luminosidade superficial. No entanto, o aumento das taxas de quadros normalmente exacerba as contribuições de ruído e a dissipação de potência, enquanto as capacitâncias parasitas e as complexidades de interconexão em implementações de leitura discretas de múltiplos canais tornam-se limitações dominantes. Os dispositivos de carga acoplada (CCDs) de raios X de última geração atuais aproximam-se de métricas de desempenho fundamentais, mas permanecem limitados pela velocidade de leitura. O desafio reside em escalar as arquiteturas de leitura para altas contagens de canais e vazão de pixels, preservando as características de baixo ruído necessárias para a sensibilidade de raios X moles.

Metodologia
Para enfrentar esses desafios, um esforço colaborativo envolvendo a Universidade de Stanford, o MIT, o MIT Lincoln Laboratory (MIT-LL) e o Instituto Max Planck de Física Extraterrestre (MPE) está conduzindo um programa de desenvolvimento tecnológico multifacetado focado em três áreas primárias:

1. ASICs Avançados de Aplicação Específica: A equipe está desenvolvendo microeletrônica integrada para substituir soluções de leitura discretas.

   • ASIC VERITAS: Desenvolvido para o Imagem de Campo Amplo (WFI) baseado em DEPFET da missão Athena da ESA, este chip utiliza arquiteturas de leitura de corrente de dreno para superar as limitações de tempo de estabilização (settling time) de leituras convencionais de seguidor de fonte. O chip VERITAS 2.3.1, fabricado em um processo de 350 nm de 3,3V, integra 64 canais de leitura paralelos para suportar taxas de quadros totais de até 500 quadros por segundo.
   • Chip de Leitura Multicanal (MCRC): Projetado para CCDs de raio X do MIT-LL com saídas JFET ou SiSeRO, o MCRC-V1 integra oito canais analógicos paralelos. Ele apresenta entradas de seguidor de fonte de alta impedância selecionáveis para JFETs e entradas de leitura de dreno de baixa impedância para SiSeROs, seguidas de amplificação diferencial e buffers de saída de ganho unitário. Este design reduz a pegada do sistema e o consumo de energia, ao mesmo tempo em que suporta altas faixas dinâmicas.

2. Desenvolvimento de Detectores de Grande Formato:

   • CCID-100: Um CCD de 2,1 Megapixels com uma arquitetura de transferência de quadro e 16 saídas paralelas. Este design reduz os comprimentos dos registradores seriais para 90 pixels, permitindo taxas de quadros alvo de até 20 fps a taxas seriais de 3,5 MHz.
   • Tecnologia SiSeRO (Leitura Sensível a Elétron Único): Uma tecnologia de leitura inovadora que utiliza um MOSFET de canal enterrado do tipo p acima de um portão interno. Esta arquitetura suporta a Leitura Não Destrutiva Repetitiva (RNDR), permitindo que o mesmo sinal de carga seja medido múltiplamente. Ao realizar a média de $N$ medições, o ruído de leitura efetivo é reduzido por um fator de $\sqrt{N}$, visando um desempenho de ruído sub-elétron. Dispositivos de segunda geração (CCID-93++) estão sendo fabricados com 16 saídas SiSeRO paralelas (Variante B) e clusters SiSeRO seriais (Variante C) para aumentar ainda mais o desempenho de velocidade e ruído. Adicionalmente, Sensores de Pixel Ativo (APS) SiSeRO estão em desenvolvimento para combinar a leitura de quadro total de baixo ruído com capacidades de região de interesse de alta velocidade.

3. Eletrônica de Câmera de Voo e Processamento de Dados:

   • Hardware: Uma arquitetura de eletrônica de câmera pronta para voo foi prototipada, utilizando ASICs MCRC conectados a caixas de Eletrônica de Front-End (FEE). Estas caixas empregam ADCs de alta velocidade (até 200 MSps) e FPGAs PolarFire qualificados para o espaço para realizar a computação de valor de pixel e reconstrução de eventos em tempo real. Uma placa de 16 canais em escala total (AXIS-TAP) foi montada para demonstrar escalabilidade.
   • Algoritmos: A equipe está desenvolvendo métodos baseados em dados para melhorar o desempenho do sistema. Isso inclui técnicas de aprendizado de máquina (ML) para melhor triagem de fundo de partículas, utilizando redes neurais convolucionais e classificadores de floresta aleatória (random forest) para superar algoritmos tradicionais de autoc coincidence (SAC). Além disso, novos algoritmos de reconstrução de eventos usando ajuste de Gaussiana 2D para nuvens de carga estão sendo implementados para melhorar a resolução de energia sem sacrificar a contagem de eventos, particularmente para raios X moles.

Principais Contribuições e Resultados

• Desempenho do ASIC: O chip VERITAS 2.3.1 demonstra com sucesso a leitura paralela de 64 canais com desempenho idêntico às versões anteriores, mas com melhor distribuição de potência e funcionalidade de depuração. O chip MCRC-V1 foi implantado em placas de suporte modulares para o CCID-100 de 16 canais, reduzindo com sucesso a contagem de componentes e simplificando o design da placa.
• Caracterização do CCID-100: A operação inicial com o CCID-100 de 2,1 Megapixels demonstrou excelentes cosméticos de dispositivo e alto rendimento. Em taxas de pixels seriais de 1 e 2 MHz, o sistema alcançou uma taxa de quadros de 6,7 quadros/seg com um ruído de leitura médio melhor que $3 e^-_{RMS}$.
• Redução de Ruído SiSeRO: Resultados experimentais em dispositivos SiSeRO confirmam a tendência de redução de ruído de $\sqrt{N}$. Após 200 ciclos RNDR, um ruído final de 0,40 $e^-_{RMS}$ foi alcançado. O artigo observa que a tecnologia visa atingir ruído substancialmente sub-elétron em velocidades competitivas de leitura, com dispositivos atingindo profundamente o regime sub-elétron em velocidades >10kpix/s.
• Melhorias Algorítmicas:
  • Rejeição de Fundo: O modelo de triagem de fundo baseado em ML alcançou uma redução de >40% no fundo de raios cósmicos (atingindo >60% para espectros moles) enquanto restringiu a perda de sinal de raios X a 1–2%. Isso se traduz em uma melhoria de >1,28 na relação sinal-ruído para fontes tênues.
  • Resolução de Energia: O método de ajuste de nuvem de carga Gaussiana 2D melhorou a resolução de energia para fótons de Magnésio K$\alpha$ de 131,9 eV (graduação tradicional) para 108,2 eV sem perder eventos válidos.

Significância
O artigo afirma que estas tecnologias combinadas — CCDs de grande formato e alto rendimento, ASICs de alta velocidade e baixo ruído, leitura de ruído sub-elétron baseada em SiSeRO e processamento de dados aprimorado por IA — estão prontas para uma missão de classe Probe de raios X de curto prazo, enquanto o trabalho continua para atender aos exigentes requisitos de futuras missões flagship de NUV-VIS-NIR e raios X. O trabalho aborda a lacuna crítica entre os requisitos de desempenho de futuras missões estratégicas e as limitações atuais de leitura. Ao demonstrar arquiteturas escaláveis que mantêm o baixo ruído em altas taxas de quadros, a equipe fornece um caminho para alcançar os objetivos simultâneos de alta resolução angular, grande área de coleta e imagem de campo amplo. O desenvolvimento de APS SiSeRO e algoritmos avançados posiciona ainda mais estas tecnologias para atender aos requisitos exigentes de futuras missões flagship na década de 2030.