⚡ electrical engineering

Silicon Aware Neural Networks

本文提出了一种将可微逻辑门网络（DLGN）直接映射为数字 CMOS 标准单元网表的方法，并通过优化面积的新型损失函数，在 SkyWater 130nm 工艺仿真中实现了以 83.88mW 功耗每秒执行 4180 万次 MNIST 分类且准确率达 97% 的定制硅电路。

原作者： Sebastian Fieldhouse, Kea-Tiong Tang

发布于 2026-04-22

📖 1 分钟阅读☕ 轻松阅读

CC BY 4.0

原作者： Sebastian Fieldhouse, Kea-Tiong Tang

原始论文采用 CC BY 4.0 许可（http://creativecommons.org/licenses/by/4.0/）。 ✨ 这是对下方论文的AI生成解释。它不是由作者撰写或认可的。如需技术准确性，请参阅原始论文。阅读完整免责声明

这篇论文讲述了一个非常酷的故事：研究人员成功地把一种“由纯逻辑门组成的神经网络”直接画在了芯片上，就像给电脑装了一个专门用来做数学题的“超级计算器”。

为了让你更容易理解，我们可以把这篇论文的核心内容想象成**“从乐高积木到定制芯片的进化之旅”**。

1. 核心问题：为什么现在的 AI 芯片有点“笨”？

想象一下，传统的深度学习（AI）就像是一个用泥巴捏出来的雕塑。

优点：泥巴很软，可以随意变形（连续可微），很容易通过“捏一捏”（训练）来调整形状，让它变得完美。
缺点：但是，真实的芯片（硬件）是由乐高积木（离散的逻辑门，如与门、或门）组成的。
冲突：要把“泥巴雕塑”强行塞进“乐高积木”里，通常需要进行很多痛苦的“削足适履”（比如量化、简化激活函数），这会让 AI 变笨，或者让芯片变得很大、很耗电。

2. 解决方案：直接教 AI 用“乐高”思考

这篇论文的作者（来自台湾新竹清华大学）提出了一种新方法：既然芯片是乐高做的，那我们就直接教 AI 用乐高积木来思考，而不是用泥巴。

他们使用了一种叫**“可微分逻辑门网络”（DLGN）**的技术。

以前的做法：AI 在训练时是“泥巴”（数学公式），训练好了再强行变成“乐高”（电路）。
现在的做法：AI 在训练时，虽然内部还在用数学公式模拟，但它直接学习如何组合 16 种不同的乐高积木（比如 NAND、OR、XOR 等逻辑门）。
比喻：就像教一个学生解题，以前是让他先写草稿（泥巴），最后再抄到作业本上（乐高）；现在是直接让他用作业本上的格子（逻辑门）来思考，虽然格子是固定的，但他学会了怎么在格子里填出最优解。

3. 创新点：让 AI 学会“省钱”和“省地”

这是这篇论文最精彩的地方。通常，AI 只关心“答案对不对”（准确率）。但作者给 AI 加了一个新任务：“还要考虑你占用的地盘（面积）和电费（功耗）”。

背景知识：在芯片制造中，不同的逻辑门（乐高积木）大小不一样。
- 比如，“与非门”（NAND）就像一个小积木，只要 4 个晶体管，很便宜，占地小。
- 而“异或门”（XOR）就像一个大积木，可能需要 8-12 个晶体管，很贵，占地大。
新方法：作者设计了一个特殊的“惩罚机制”（损失函数）。如果 AI 在解题时喜欢用那些“大积木”（XOR），它就会受到惩罚；如果它聪明地多用“小积木”（NAND），它就能得到奖励。
结果：AI 在训练过程中，不仅学会了怎么解题，还学会了**“怎么用最少的积木、最小的地盘来解题”**。

4. 实战演练：在“天空水”工艺上造芯片

为了验证这个想法，作者没有停留在纸面上，而是真的在计算机里“造”了一块芯片：

工艺：他们使用了SkyWater 130nm工艺（这是一个开源的、成熟的芯片制造工艺，就像是一个公开的“乐高工厂”）。
过程：
1. 训练 AI，让它学会用逻辑门解题，并尽量用“小积木”。
2. 把训练好的模型直接转换成芯片的“电路图”（网表）。
3. 在电脑里进行“布局布线”（Layout），就像在有限的土地上规划房子和道路。
4. 最后进行“电力测试”。

5. 惊人的成绩

这块“虚拟芯片”的表现非常惊人：

任务：识别手写数字（MNIST 数据集，就像教小孩认数字）。
准确率：达到了 97%（非常准）。
速度：它每秒能识别 4180 万 次！这比普通的 CPU 快得多，因为它就是专门为这个任务设计的。
功耗：虽然速度极快，但它的功耗只有 83.88 毫瓦（大概相当于一个小型 LED 灯或手机待机时的功耗）。

总结：这意味着什么？

这篇论文就像是在说：“我们不再需要把 AI 强行塞进传统的芯片里了，我们可以直接让 AI 长成芯片原本的样子。”

以前：AI 是泥巴，芯片是乐高，拼在一起很别扭。
现在：AI 直接学会了用乐高搭建，不仅搭得稳（准确率高），还搭得省（面积小、功耗低）。

未来的意义：
这项技术对于边缘计算（Edge AI）非常重要。想象一下，未来的智能手表、无人机或传感器，不需要联网就能在本地以极快的速度、极低的电量处理复杂的图像识别任务。因为这块芯片就是为“逻辑门”量身定做的，它不需要庞大的服务器支持，就能在小小的芯片上跑得飞快。

简单来说，作者们第一次成功地把这种“纯逻辑门神经网络”在模拟环境中变成了实实在在的芯片设计，为未来制造超高效、超省电的 AI 芯片打开了一扇新的大门。

硅基感知神经网络（Silicon Aware Neural Networks）技术总结

本文提出了一种将**可微分逻辑门网络（Differentiable Logic Gate Networks, DLGNs）**直接映射到定制硅片（Custom Silicon）的方法，并首次展示了在仿真环境中基于 SkyWater 130nm 工艺实现的 DLGN 电路。该研究旨在解决深度学习连续函数与数字电路离散逻辑之间的张力，通过优化电路面积和功耗，实现高效的边缘 AI 推理。

以下是该论文的详细技术总结：

1. 研究背景与问题 (Problem)

核心矛盾：深度学习依赖连续可微函数以实现损失函数的收敛，而数字电路底层基于离散数学。传统的神经网络硬件加速通常需要通过量化和激活函数简化等“笨拙”的近似方法将连续模型转换为离散硬件，这会带来精度损失或效率瓶颈。
现有方案局限：Petersen 等人提出的 DLGN 使用离散逻辑门（如 NAND, OR, XOR 等）构建神经网络，虽然能在 CPU/GPU/FPGA 上高效运行，但尚未有直接在定制硅片（ASIC）上实现的案例。
设计挑战：不同的逻辑门在标准单元库（Standard Cell Library）中占用的面积和功耗差异巨大（例如 NAND 门仅需 4 个晶体管，而 XOR 门可能需要 8-12 个）。传统的训练方法不考虑硬件成本，导致生成的电路可能包含大量高面积、高功耗的逻辑门，不利于物理实现。

2. 方法论 (Methodology)

A. 可微分逻辑门网络 (DLGN) 基础

架构：网络由 $L$ 个顺序的逻辑层（LogicLayers）组成，每层包含 $K$ 个神经元。每个神经元接收两个输入，并从 16 种可能的双输入逻辑门函数中选择一种。
可微分化训练：
- 为了在训练过程中选择逻辑门，作者将离散的逻辑门选择松弛为连续概率分布。
- 每个节点维护一个 16 维的可训练参数向量 $z$ ，通过 Softmax 函数计算选择每种逻辑门的概率。
- 神经元输出被表示为 16 种逻辑门输出的期望值，从而使得整个网络在训练阶段是可微分的。

B. 面积感知损失函数 (Area-Aware Loss Function)

核心创新：提出了一种新的损失函数，使神经网络在训练过程中能够“感知”并优化最终电路的面积。
实现机制：
- 利用 Softmax 概率 $p_n$ 和目标工艺库中各逻辑门的实际面积 $A_i$ ，计算每个神经元的期望面积： $E[\text{area}_n] = \sum p_{n,i} \cdot A_i$ 。
- 定义面积损失项 $L_{\text{area}}$ 为网络中所有神经元期望面积的平均值。
- 总损失函数： $L_{\text{total}} = L_{\text{CE}} + \delta \cdot L_{\text{area}}$ ，其中 $L_{\text{CE}}$ 是分类交叉熵损失， $\delta$ 是控制精度与面积权衡的超参数。
映射策略：训练完成后，将网络离散化（选择概率最高的逻辑门），并直接映射到 SkyWater 130nm 工艺的 Cadence 标准单元库。对于库中不存在的逻辑功能，使用多个标准单元组合实现，并累加其面积。

C. 硬件实现流程

工艺平台：SkyWater 130nm 开源 PDK（使用 Cadence 提供的标准单元库）。
网络架构调整：由于 130nm 工艺布线资源有限，作者将原始的大规模架构（6 层，每层 64,000 神经元）调整为更窄的架构（18 层，每层 4,000 神经元），以在保持精度的同时确保可布线性。
后端流程：
1. 将训练好的 DLGN 转换为门级网表（Gate-level Netlist）。
2. 使用 Xcelium 进行门级仿真验证功能。
3. 使用 Innovus 进行布局布线（Place and Route），生成硬宏（Hard Macro）。
4. 进行后仿真功耗分析。

3. 关键贡献 (Key Contributions)

首次硅片实现：首次将 DLGN 直接映射并实现为 SkyWater 130nm 工艺下的定制硅电路（仿真层面）。
面积感知训练：提出了一种新颖的损失函数，允许神经网络在训练阶段直接优化电路的物理面积，间接优化功耗，无需后处理优化。
端到端设计流程：展示了从“逻辑门概率训练”到“标准单元映射”再到“物理布局布线”的完整 AI 驱动电路设计流程。

4. 实验结果 (Results)

A. 训练与面积优化

超参数 $\delta$ 的选择：实验表明，当 $\delta = 0.01$ 时，模型能在不显著降低分类精度的情况下有效最小化电路面积。
MNIST 数据集表现：
- 基准模型（无面积损失）：准确率 98.04%，平均每个神经元面积 9.380 $\mu m^2$ ，总面积约 3.00 $\times 10^6$ $\mu m^2$ 。
- 面积优化模型：准确率 97.66%，平均每个神经元面积降至 6.107 $\mu m^2$ ，总面积降至 1.95 $\times 10^6$ $\mu m^2$ 。
- 结论：在仅损失约 0.4% 准确率的情况下，电路总面积减少了约 35%。

B. 性能指标 (MNIST 硬宏)

精度：97.49% (仿真后)。
吞吐量：4180 万次推理/秒 (41.8 M inferences/sec)。
延迟：最坏情况关键路径延迟为 23.9 ns。
功耗：83.88 mW。
能效：每次推理能耗为 2.0 nJ。
16nm 工艺等效估算：
- 基于 FO4 反相器延迟缩放，等效 16nm 工艺下的延迟约为 4.2 ns。
- 等效 16nm 工艺下的每次推理能耗约为 69 pJ。

C. 对比分析

与现有的 FPGA 实现（如 Xilinx Zynq）和其他 CMOS 加速器相比，该工作在能效（pJ/inference）和延迟上表现出显著优势，特别是在边缘计算场景下。

5. 意义与展望 (Significance)

AI 驱动芯片设计 (AI-Driven Circuit Design)：证明了神经网络不仅可以学习特征，还可以学习“硬件成本”，从而直接生成适合特定工艺库的高效电路结构。
边缘 AI 的可行性：展示了在成熟工艺节点（130nm）上实现高性能、低功耗 AI 加速器的潜力，无需依赖昂贵的先进制程（如 7nm/5nm）。
未来工作：目前的成果基于仿真。未来的工作将包括实际流片（Tapeout）以验证真实的功耗和性能，并将该方法扩展到其他工艺节点和更复杂的任务。

总结：该论文通过引入面积感知损失函数，成功解决了 DLGN 从理论模型到物理电路实现的鸿沟，提供了一种在训练阶段即考虑硬件约束的新范式，为高效、低成本的边缘 AI 硬件设计开辟了新路径。