A High-Precision Clock Synchronization System for the CEPC Accelerator

本文提出了一种用于 CEPC 加速器的增强型 White Rabbit 时钟同步系统，该系统在温度变化条件下实现了 7.30 ps 的实测端节点精度，通过包括 Si5345A DSPLL、降低重启不确定性以及基于强化学习的 PID 控制在内的架构改进，显著超越了 30 ps 的同步预算要求。

要点

想象一个长达100公里的巨大地下赛车场，微小的粒子（电子和正电子）在其中以接近光速的速度飞驰。为了让这些粒子保持在紧密、完美的束流中，并确保它们能精确地在科学家预设的位置发生碰撞，沿途的每一个控制站都需要同步到同一个“心跳”。

这个心跳就是一个时钟信号。挑战在于？赛道如此之长，物理过程如此精密，如果两个站点的同步偏差哪怕只有极小的一丁点时间，实验就会失败。该项目（CEPC加速器）的目标是将所有192个站点完美同步在 30皮秒 以内。

为了让你理解这个概念：1皮秒之于1秒，就像1秒之于大约32年。这是一个几乎无法想象的微小时间单位。

以下是团队如何解决这一问题的方案，通过简单的解释呈现：

1. 问题所在：“旧方法”噪声太大

团队最初使用了一种名为“White Rabbit”的标准系统，这就像是一个高科技对讲机网络，用于保持时钟同步。然而，他们发现标准系统有一个“嘈杂的引擎”。

• 模拟噪声： 旧系统使用了数字芯片和模拟旋钮（类似于音量调节旋钮）的混合体来调节时钟速度。这就像是在一个大风扇旁边，试图通过转动一个生锈且摇晃的旋钮来调频收音机。这个“旋钮”（模拟电路）引入了过多的静态噪声，导致时钟产生抖动。
• 重启故障： 每当系统关闭并重新启动时（比如重启电脑），时钟会醒来时显得有些迷糊。它们会对当前时间进行一次“猜测”，导致在稳定下来之前出现巨大的误差跳变（高达88.8皮秒）。

2. 解决方案：一个数字化的“智能引擎”

为了消除噪声，团队用一个全新的全数字引擎——Si5345A，取代了旧有的“生锈旋钮”系统。

• 比喻： 想象一下，不再是由人类去转动一个摇晃的模拟旋钮，而是一个超精密的机械臂，其移动的步长微小到肉眼无法察觉。这个新芯片完全在其自身的数字大脑内部生成时钟信号。它不需要外部模拟部件，因此免疫了电学“静电”和电源波动。
• 结果： 这消除了最大的噪声源，使时钟信号变得极其平滑且稳定。

3. 修复“重启困惑”

为了防止时钟在重启时产生混乱，团队在软件（固件）中编写了一套新的“唤醒程序”。

• 比喻： 想象一个由192名歌手组成的合唱团。在旧系统中，当他们在休息后重新开始唱歌时，每个人的节奏都略有不同，需要一段时间才能找到正确的律动。
• 新程序： 新系统强制要求每位歌手在醒来后立即对照一位“首席指挥”来检查自己的位置。如果有人哪怕有一丁点偏差，系统就会重置他们并重试，直到他们完全对齐。
• 结果： “唤醒”误差从巨大的88.8皮秒降到了微小的12皮秒。

4. 整个管弦乐团的“指挥家”

在长达100公里的距离内分布着192个站点，仅仅拥有优秀的单个时钟是不够的。如果站点A稍有偏差，监听A的站点B就会偏差得更多，站点C也会随之更加偏差。这被称为“级联误差”。

• 旧方法： 每个站点都尝试独立进行自我修正。有时它们过度修正，有时又修正不足。
• 新方法： 团队构建了一个“全局指挥家”（一个计算机程序），它能同时监听所有的192个站点。
  • 温度补偿： 时钟会随着温度的变化而漂移。系统会测量每个站点的温度，并自动调整时钟速度以抵消热量的影响，就像一个知道如何精准冷却房间的恒温器一样。
  • AI学习： 为了找出这位指挥家的完美设置，他们使用了一种人工智能技术（强化学习）。这个AI玩了一场游戏，尝试让所有的时钟同步。一旦它学会了最佳策略，就会锁定这些设置。
• 结果： 即使是经过12个站点的深层链条，最终站点的偏差也仅为6.66皮秒，远在安全限度之内。

最终成绩单

团队在实验室中测试了他们的新系统：

• 短距离（1米）： 同步精度为 3.38皮秒。
• 长距离（50公里）： 同步精度为 3.92皮秒。
• 深层链条（12个站点）： 同步精度为 6.66皮秒。
• 重启测试： “唤醒”误差现在仅为 2.82皮秒。

结论：
团队成功构建了一个同步精度比之前标准高出约 5到10倍 的时钟同步系统。他们通过用洁净的数字芯片取代嘈噪声的模拟部件，编写了更聪明的“唤醒”程序，并使用经过AI训练的“指挥家”来管理整个网络。这确保了庞大的CEPC加速器能够保持其192个控制节点步调一致，从而实现精确的粒子碰撞，用以研究宇宙的基本奥秘。

技术摘要

技术摘要：面向 CEPC 加速器的高精度时钟同步系统

问题陈述
拟建中的中国环形正负电子对撞机（CEPC）是一个 100 公里长的地下设施，需要一个能够向 192 个控制节点分发 62.5 MHz 参考时钟的定时系统，且同步精度要求为 30 ps（标准差）。虽然 White Rabbit (WR) 协议是加速器定时的标准，但作者指出，标准的 WR 基准（通常在较短距离内实现 20–30 ps 的精度范围）在面对 CEPC 100 公里环形结构及深度级联时，面临着关键的局限性。具体而言，标准架构存在两个主要瓶颈：

1. 驱动链噪声： 传统的控制回路依赖于外部数模转换器（DAC）和压控晶体振荡器（VCXO）链。这一模拟阶段极易受到电源纹波和地噪声的影响，且由于误差传递函数具有高通特性，导致大量的低频 VCXO 噪声泄露，从而降低了精度。
2. 重启不确定性： 设备重启（由于掉电循环或链路重新建立）会引入显著的定时不确定性（标准 WR 中为 88.8 ps 峰峰值），这是由 GTX 收发器相位状态、FIFO 指针变化以及字节对齐偏移引起的。

方法论
本文介绍了一种通过硬件重新设计、固件优化以及新型全局控制架构来解决上述局限性的全面增强型 WR 系统。

• 硬件优化（驱动链）： 外部 DAC+VCXO 驱动链被 Silicon Labs Si5345A 抖动衰减时钟发生器所取代。该器件利用第四代数字信号处理锁相环（DSPLL）和数字控制振荡器（DCO）。通过将频率合成和相位控制完全移至数字域，该系统消除了板级模拟调谐节点。设计采用了定制的低噪声晶体振荡器和专用低压差线性稳压器（LDO），以最大限度地减少参考源和电源引起的噪声。
• 固件优化（重启不确定性）： 为了减轻重启引起的定时偏移，作者在 FPGA 固件中实现了一个针对性的初始化序列。这包括：
  • TX/RX 相位对齐： 使 GTX 相位对齐电路直接从 Si5345A 获取时钟，从而绕过可变的 FIFO 延迟。
  • 手动字节对齐： 从自动对齐切换到手动逗号对齐（Bit-Slide），以将 RX 字节边界固定在一致的状态。
  • 固定 TXOUTCLK： 使用 DDMTD 通道验证并重置相对于本地同步时钟的 TXOUTCLK 相位，直到达到一致的状态。
• 全局控制架构： 对于多节点级联，作者提出了一个中央控制系统，由一台 PC 协调所有节点的相位补偿。
  • 温度补偿： 在控制律中加入了一个前馈项，该项经过校准，其系数为 −0.76 ps/°C，用于补偿节点间的温度差异。
  • 基于强化学习（RL）的自动调优： PID 控制器增益使用双延迟深度确定性策略梯度（TD3）强化学习算法进行自动调优。RL 智能体在虚拟环境中训练一个线性“执行器（Actor）”网络（在数学上对应于多节点 PID 控制器），然后再部署到硬件上。这种方法避免了在线运行 RL 的计算成本，同时利用其进行复杂的参数优化。

关键结果
通过使用 12 层级联系统和长期稳定性测试进行了实验验证。

• 点对点精度： 系统实现了 3.38 ps（1 米光纤）、3.63 ps（30 公里）和 3.92 ps（50 公里）的标准差，相比标准 WR 基准提升了约 6 倍。
• 级联性能： 在 12 层级联中，末端节点精度在恒温下为 6.66 ps，在 13 °C 的温度波动下为 7.30 ps。这表明全局控制有效地防止了误差累积。
• 重启不确定性： 优化的固件将重启不确定性从 88.8 ps（峰峰值）降低到 12 ps（峰峰值），并将 14.7 ps 降低到 2.82 ps（标准差）。
• 抖动与稳定性： 无论级联深度如何，同步时钟的时间间隔误差（TIE）抖动均保持在 1 ps RMS 以下。一个 4 层级联系统稳定运行了 25 小时，未出现失锁或趋势漂移。

意义与主张
作者声称，这一增强型系统成功满足了 CEPC 加速器严苛的 30 ps 同步预算，即使在最坏情况（深度级联与温度变化）下也提供了安全裕量。论文强调了其对大规模加速器定时领域的三个具体贡献：

1. 架构转变： 用 DSPLL+DCO 方案取代模拟驱动链，消除了标准 WR 节点的主要噪声源，实现了长距离下的亚 4 ps 级精度。
2. 重启鲁棒性： 固件解决方案在无需额外硬件的情况下，将重启不确定性降低了约 7 倍，解决了高精度应用中的历史瓶颈。
3. 可扩展控制： 利用 RL 调优增益和温度前馈的全局控制架构，证明了中央控制器可以在深层级联（12 层）中保持平坦的精度增长，同时保留加速器运行所需的确定性（通过保持在线控制器为固定的线性 PID）。

论文结论指出，尽管实验室结果令人鼓舞，但未来的工作包括在实际 CEPC 隧道条件下（公里级光纤、分布温度梯度）进行现场测试，以及可能将控制器迁移到嵌入式 FPGA 平台以增强确定性。