NeuroAbs: A Neuro-Symbolic RTL Abstraction Framework for Property Checking Acceleration
本文提出了 NeuroAbs，这是一个神经符号框架，它利用大语言模型进行 RTL 信号识别和基于 AST 的符号表示，并结合基于 SMT 的正确性检查与 CEGAR 精炼，以实现 RTL 抽象自动化并显著加速硬件属性检查。
原始论文采用 CC BY 4.0 许可（http://creativecommons.org/licenses/by/4.0/）。 这是对下方论文的AI生成解释。它不是由作者撰写或认可的。如需技术准确性，请参阅原始论文。 阅读完整免责声明
在现代电子设备的隐秘世界中，驱动我们的手机、汽车和电脑的芯片是由数十亿个微小的开关构成的。在这些芯片投入制造之前，工程师必须证明它们无论接收到何种指令，都能完全按照预期运行。这一过程被称为形式验证（formal verification），是一种严密的数学检查，旨在确保设计不存在隐藏的缺陷。然而，随着这些设计的复杂程度不断增加，检查任务变得异常繁重。芯片可能进入的状态数量极其庞大，以至于即使是最强大的计算机也难以在合理的时间内探索所有状态。为了解决这个问题，工程师经常使用一种称为“抽象”（abstraction）的技术，通过移除对特定测试而言无关紧要的细节来简化复杂的设计，就像是在看一张城市地图时，只显示特定行程所需的主要道路，而忽略每一条小巷和侧街一样。
多年来，创建这些简化模型要么需要人类专家进行枯燥的手动工作，要么依赖于僵化的、预设的规则，而这些规则往往会错过特定设计的细微之处。一种名为 NeuroAbs 的新方法开辟了另一条路径，它将人工智能的模式识别能力与形式数学的严格逻辑相结合。这种方法利用大语言模型——经过海量文本训练的高级人工智能系统——来理解硬件设计背后的意图以及它需要满足的特定属性。AI 会识别电路中哪些部分与当前测试无关，并建议如何对其进行简化。然而，由于 AI 有时可能会出错或提出破坏逻辑的修改建议，该系统并不会盲目信任 AI。相反，它作为一个神经符号框架（neuro-symbolic framework）运行：由 AI 提出修改建议，随后由一个独立的、严密的数学引擎立即检查这些修改是否安全。如果简化过于激进，从而存在隐藏真实错误的风险，系统会自动优化模型，适度剥离简化的层级，在不损失速度优势的前提下恢复准确性。
开发 NeuroAbs 的研究人员在多个真实的处理器设计和外围组件（包括许多设备中使用的常见通信接口）上对其框架进行了测试。他们发现，该系统能够成功识别出传统基于规则的方法所遗漏的简化逻辑的机会。例如，在验证处理器中的特定指令时，AI 意识到处理其他无关指令的逻辑可以被安全地替换为一个通用的占位符。这使得验证引擎能够仅专注于电路的相关部分。在实验中，这种方法显著加快了证明设计正确性的所需时间。当研究人员将 NeuroAbs 与现有的高性能验证工具集成时，在许多情况下，达到形式证明所需的时间缩短了近一半。即使在规定时间内无法完成完整证明时，简化的模型也能让系统更深入地探索电路的行为，从而发现原本会被隐藏起来的潜在漏洞。
该方法的成功依赖于 AI 的灵活性与形式逻辑的精确性之间的精妙平衡。系统首先分析设计和特定的测试场景，以确定哪些信号是关键的。然后，它利用 AI 重写这些特定区域的代码，将复杂的计算替换为更简单的抽象值。至关重要的是，每一次重写都会经过严格的数学检查，以确保它不会以改变芯片基本行为的方式使测试失效。如果检查失败，系统会通过反馈循环来确定究竟是哪项简化导致了问题，并将该特定部分还原为原始形式。这种迭代过程确保了最终的模型既足够简单以便快速验证，又足够准确以便值得信赖。结果表明，这种混合方法可以处理多种类型的硬件逻辑，从简单的算术运算到复杂的分支结构，使其成为下一代芯片设计的强大工具。
通过自动化创建这些简化模型，NeuroAbs 解决了硬件工程中的一个主要瓶颈。此前，决定简化什么以及如何进行简化，高度依赖于人类的直觉或无法适应每个独特设计的固定规则。这个新框架证明了，只要有系统对每一步进行验证，人工智能就可以有效地被引导去执行这些任务。研究结果表明，硬件验证的未来可能在于这样的协作系统：由机器处理模式识别和建议等繁重工作，而数学严谨性则确保最终产品的安全与正确。随着芯片设计持续增长的复杂性，像 NeuroAbs 这样的工具提供了一种有望跟上步伐的方法，确保我们所依赖的设备都建立在经过验证的真相之上。
您所在领域的论文太多了？
获取与您研究关键词匹配的最新论文每日摘要——附技术摘要，使用您的语言。