⚡ electrical engineering

Interference-Tolerant Mixer-First Receivers for FR3: Design Principles and Tradeoffs

本文从硬件设计角度探讨了用于 6G FR3 波段的抗干扰混频器优先接收机，通过分析选择性、线性化和噪声性能之间的关键权衡，论证了其频率变换特性如何实现敏捷运行，同时将主要设计约束转移至混频器寄生效应、基带鲁棒性和多相时钟生成。

原作者： Reza Nikandish, Hamed Rahmani

发布于 2026-08-25

📖 1 分钟阅读☕ 轻松阅读

原作者： Reza Nikandish, Hamed Rahmani

原始论文采用 CC BY 4.0 许可（http://creativecommons.org/licenses/by/4.0/）。 ✨ 这是对下方论文的AI生成解释。它不是由作者撰写或认可的。如需技术准确性，请参阅原始论文。阅读完整免责声明

我们周围的空气中充满了无形的信号。从承载音乐的无线电波到为互联网提供动力的微波，这些信号在拥挤的频谱中穿行。几十年来，工程师们通过将频谱划分为不同的“车道”来管理这些流量：低频信号传输距离远且能绕过建筑物，而高频信号虽然能承载海量数据，却难以传输很远的距离。现在，当我们展望下一代无线通信时，一个新的“中间地带”已经出现。这个处于熟悉频率与极端频率之间的范围提供了一个独特的承诺：它可能弥合宽覆盖范围与海量数据容量之间的鸿沟。然而，这个中间地带并非空无一物。它已经被卫星、雷达系统和射电望远镜所占据，这创造了一个要求新接收器必须具备极高敏捷性的环境——它必须能在破碎的频道间频繁跳变，同时忽略附近强大的干扰。

这正是纽约大学的一组研究人员所应对的挑战，他们最近的一项研究聚焦于一种被称为“混频器优先”（mixer-first）设计的特定无线电接收器。在传统的无线电中，信号通过一个低噪声放大器进入，该放大器在处理之前先增强微弱的入射波。这种方法在许多情况下表现良好，但在这个拥挤且高频的新频谱环境中，放大器会成为瓶颈，难以应对其带来的极高速度和寄生效应。混频器优先架构则采取了不同的路径。它不是先对信号进行放大，而是立即利用一种开关机制将高频无线电波转换为较低的、更易处理的频率。这使得复杂的滤波和信号清洗可以在较低的速度下进行，而在这种速度下，电子电路更加稳健且更易于控制。研究人员旨在确定这种巧妙的方法能否在新的频谱环境下（特别是 7.125 到 24.25 GHz 这一频段）生存下来，以及需要做出哪些权衡才能使其奏效。

研究表明，虽然混频器优先方法确实是这一新领域的一个强力竞争者，但它并非一种简单的“即插即用”方案。研究人员发现，这种设计的核心优势在于其能够将基带（即低频处理阶段）的规则向上转换到射频端。这意味着工程师可以在较慢、更易管理的速率下构建复杂的滤波器和线性化电路，并让它们在快速的无线电信号上有效工作。然而，这种优势伴随着显著的代价。随着频率的升高，混频器内部的微型开关（它们像快速开合的闸门一样处理信号）其行为开始发生变化。为了让信号通过而尽可能减少电阻，这些开关在物理尺寸上必须增大，但这产生的寄生电容就像一块海绵，会吸收能量并导致信号失真。研究人员证明，在低频段常用的“通过加宽开关来降低电阻”的小技巧，在这里会适得其反，因为增加的电容会产生过多的损耗和噪声。

为了应对这些约束，论文评估了几种增强接收器从干扰海洋中提取目标信号能力的策略。一个主要的障碍是“选择性”，即从相邻频道中隔离特定通道的能力。在低频段，一个简单的滤波器可能就足够了，但在这种拥挤的频段中，研究人员发现工程师必须在基带电路中合成更复杂的滤波行为。他们探索了使用有源反馈回路来创建更锐利的滤波器，但指出如果设计不当，这些电路可能会变得不稳定或引入自身的噪声。另一个关键问题是“谐波抑制”。由于混频器使用方波时钟信号进行切换，它会无意中产生原始频率倍数的信号副本。如果一个强干扰信号恰好落在其中一个倍频上，它就会被拖入接收器的处理频段，从而破坏数据。研究显示，虽然使用电容器和开关的无源技术可以抑制这些不需要的谐波，而不必添加消耗功率的有源电路，但它们仍然受到困扰整个设计的寄生损耗的影响。

研究人员还检查了如何保持接收器的线性，即即使在存在强阻塞器的情况下，它也不应使信号失真。他们发现，诸如“底板混合”（bottom-plate mixing，即将开关连接到电容器底部以保持电压恒定）之类的技术可以显著提高性能。然而，在高频环境下，组件本身的物理电容成为了主导因素，限制了这些技术能发挥多大的作用。或许最令人惊讶的发现涉及接收器的功耗问题。研究强调，为开关提供定时信号的时钟发生器成为了主要的耗电项。随着频率升高，时钟必须运行得更快、更精确，以避免破坏信号的定时误差。研究人员计算出，为了在这些高速下维持必要的精度，时钟电路所需的功率可能会主导整个接收器的能量预算，甚至可能消耗超过总功率的一半。

最终，论文得出结论：混频器优先接收器是这一新频谱中一种可行且极具前景的架构，但前提是设计者愿意接受一套新的优先级。传统的“最小化开关电阻”的关注点必须与“管理寄生电容和时钟功率需求”的需求相平衡。研究人员建议，未来的路径在于一种整体性的方法，即射频、基带处理和时钟生成应当作为一个整体进行设计，而不是作为独立的组件。他们指出，电磁结构（例如芯片上的微型变压器）可以被用来吸收部分寄生效应并提升性能，从而提供一种将硅片的物理局限转化为优势的方法。尽管噪声、干扰和功率方面的挑战依然巨大，但这项研究为如何构建一个能够驾驭未来无线世界那破碎且充满敌意的景观的接收器提供了清晰的路线图，即将混频器优先设计的频率转换特性转化为其最大的优势。

技术摘要：面向 FR3 的抗干扰先混频器接收机

问题陈述
频率范围 3 (FR3) 跨越 7.125–24.25 GHz，正成为 6G 通信的关键候选频段，它在亚 6 GHz 频段的覆盖范围与毫米波频率的容量之间取得了平衡。然而，FR3 频谱的特征是存在由卫星、雷达和服务无线电天文学占据的密集且非连续的子带。这种环境要求接收机（RX）具备宽频率敏捷性，以便在碎片化的子带间跳频，同时针对强阻断器保持强大的抗干扰能力。

虽然先混频器（mixer-first）接收机架构因其能够将基带（BB）阻抗转换至射频（RF）域，而非常适合频率敏捷型操作，但针对 FR3 的系统化设计尚未得到充分解决。现有的技术通常在较低频率下展示，在扩展到 FR3 时面临根本性的限制。具体而言，开关导通电阻 ( $R_{sw}$ ) 与寄生电容 ( $C_p$ ) 之间的权衡在更高频率下变得更加严峻，从而降低了输入匹配度和噪声系数（NF）。此外，FR3 中更宽的信道带宽对有源基带电路的增益带宽、线性度和动态范围提出了更严格的要求。

方法论
本文从硬件设计的角度，提供了针对 FR3 约束条件的先混频器接收机的研究视角。作者通过分析 RF 寄生参数、基带电路需求以及时钟（CK）生成之间的相互作用，系统地评估了关键设计挑战——选择性增强、谐波抑制、线性化、低噪声设计和多相时钟生成。

该分析依赖于 N 路路径混频器的频率转换特性，即 RF 输入阻抗是基带阻抗 ( $Z_{BB}$ ) 的频率转换版本。作者研究了如何通过该特性在基带实现选择性、线性化和噪声抵消，并将其转换至射频端，同时识别了 FR3 特有的约束（如增加的 $C_p$ 和 LO 泄漏）如何改变了主导的设计瓶颈。研究回顾了先前的电路和架构级技术（例如：高阶基带阻抗合成、N 路路径滤波器、谐波抑制混频器和噪声抵消），以确定它们在 7.125–24.25 GHz 范围内的可行性、根本局限性以及必要的改进方案。

核心贡献与技术洞察

选择性增强：
- 高阶基带阻抗： 合成高阶基带阻抗（例如通过双反馈网络）被确定为一种可行的方法，用于实现更陡峭的 RF 滚降（40–80 dB/dec），而无需级联 RF 谐振器。由于该方法比级联 N 路路径滤波器对 RF 寄生参数更具鲁棒性，因此在 FR3 中更受青睐。
- 高阶 N 路路径滤波器： 虽然级联 N 路路径部分可以提高选择性，但所需的隔离网络在 FR3 频率下会引入显著的寄生电容和损耗，使得这种方法相比于基带阻抗合成而言并不理想。
谐波抑制 (HR)：
- 本文强调，谐波阻断器（由 LO 谐波引起）是 FR3 中的一个关键问题，因为低频 FR3 LO 的谐波可能会落在高频 FR3 频段或其他现有业务频段内。
- 无源 vs 有源： 无源谐波抑制技术（使用电荷共享和电容堆叠）被认为比有源 RF 加权方案更易于扩展到 FR3，因为后者在强阻断器下会受到寄生敏感性和线性度退化的影响。然而，无源 HRM 在高频下仍面临开关损耗和寄生电容的挑战。
- 时钟要求： 有效的 HR 需要精确的多相时钟（例如 8 相、12.5% 占空比）。文中指出，随着频率升高，相位失配和抖动对 HR 性能的负面影响会日益严重。
线性化：
- 开关线性化： 对底板混合（bottom-plate mixing）、时钟提升（clock boosting）和时钟自举（clock bootstrapping）等技术进行了分析。底板混合提高了线性度，但在 RF 输入端积累了寄生电容，这在 FR3 中是一个问题。时钟提升和自举提供了改进，但在高 LO 频率下面临功耗和速度的限制。
- 基带放大器线性化： 通过虚地操作（virtual-ground operation）实现基带放大器线性化被认为对 FR3 特别有前景。由于基带阻抗被转换至射频，基带线性度的提升直接增强了 RF 输入的线性度。然而，这种方法必须与输入匹配进行协同设计，以管理因增加电阻性元件而带来的噪声惩罚。
低噪声设计：
- 去除 RF LNA 后，先混频器架构对开关噪声和 LO 驱动功率非常敏感。
- 噪声抵消： 文中讨论了 RF 和基带两种噪声抵消架构。RF 噪声抵消实现了低 NF，但在 FR3 下受到寄生负载的影响；基带噪声抵消减少了 RF 负载，但需要仔细管理阻断器引起的压缩。
- 阻断器噪声系数 (BNF)： 本文强调，在 FR3 环境下，BNF 比标准 NF 是更实用的指标，因为它表征了在强干扰下的性能。
多相时钟生成：
- 在 FR3 频率下生成非重叠多相时钟是非常耗电的。基于分频器的生成方式需要极高的输入频率（例如，对于 8 相 10 GHz LO，需要 40 GHz），这会导致高功耗和高抖动。
- 重叠时钟： 本文建议，通过电抗输入网络或波形整形来补偿重叠时钟相位，可能是 FR3 中更可行的路径，以避免生成完美的非重叠相位所带来的高昂功耗成本。

结果与性能分析
本文并未呈现单一的新型硅片原型，而是通过综合现有文献的数据来建立设计指南。主要发现包括：

寄生敏感性： 无量纲乘积 $\omega R_S C_p$ 决定了输入匹配和损耗，这表明仅仅减小 $R_{sw}$ 是不够的；开关尺寸必须在损耗、噪声和寄生负载之间取得平衡。
谐波抑制极限： 由于抖动和相位失配，HR 性能随频率增加而下降。要在 FR3 频率下保持高 HR，需要显著提高时钟功率（与 $1/\sigma_j^4$ 成比例）或采用先进的电磁结构。
线性度指标： 文中指出，先前的工作中缺乏对带外 (OOB) 和谐波 (H) 线性度指标的标准报告，这使得直接比较变得困难。本文建议标准化偏移量（例如 $\Delta f/BW = 1, 2, 10$ ）以进行公平评估。
功耗： 时钟生成电路可能在 FR3 中占据总接收机功耗的主导地位，在某些 6 GHz 的设计报告中占比高达 57%。

意义与结论
本文得出结论，虽然先混频器接收机是 FR3 的一种极具前景的架构，但其成功部署需要一种整体设计方法，以考虑 RF 寄生、基带电路鲁棒性和时钟生成之间的耦合权衡。

核心见解在于，先混频器接收器的频率转换特性允许将关键功能（选择性、线性化、噪声抵消）实现在基带，从而绕过一些 RF 实现方面的挑战。然而，这同时也把设计约束转移到了管理混频器寄生参数、基带电路在强阻断电流下的鲁棒性以及高效多相时钟生成的任务上。

作者指出，电磁结构（电感器、变压器）在 FR3 中可能具有优势，因为与低频相比，它们的物理尺寸更小且 Q 值更高，这可能为阻抗匹配和谐波抑制提供新的解决方案。本文作为一份基础指南，为开发用于 6G FR3 通信的频率敏捷、抗干扰接收机提供了可行的技术路径、根本局限性和开放性问题。

类似论文