Precision-Aware Variable Bit Processing Elements for Hardware-Efficient Systolic Array Designs

In der modernen Welt führen unsere digitalen Geräte ständig eine riesige Anzahl von Berechnungen durch, um Gesichter auf Fotos zu erkennen, Sprachen zu übersetzen oder den Verkehr zu navigieren. Das Herzstück dieser Aufgaben ist eine spezifische Art mathematischer Operation namens Multiplikation, die für die Verarbeitung der komplexen Muster in Bildern und Daten unerlässlich ist. Jahrzehntelang haben Ingenieure Computerchips gebaut, um diese Multiplikationen mit extremer Präzision auszuführen, um sicherzustellen, dass jede einzelne Ziffer einer Zahl exakt so berechnet wird, wie es auf dem Papier der Fall wäre. Dieser Ansatz garantiert Genauigkeit, kommt aber mit einem Preis: Die Schaltkreise, die erforderlich sind, um diese perfekte Präzision aufrechtzuerhalten, sind groß, verbrauchen erhebliche Mengen an Elektrizität und erzeugen Wärme. Da unser Bedürfnis nach schnelleren und leistungsfähigeren Computern wächst, werden die physischen Grenzen der Verkleinerung dieser Schaltkreise erreicht, was einen Flaschenhals für die zukünftige Technologie darstellt.

Eine andere Philosophie ist entstanden, um dieses Problem zu lösen – eine, die eine kleine, kontrollierte Menge an Fehlern akzeptiert, im Austausch für massive Gewinne an Geschwindigkeit und Effizienz. Dieses Konzept, bekannt als approximative Berechnung (approximate computing), basiert auf der Idee, dass für viele reale Aufgaben, wie etwa das Erkennen einer Katze in einem Foto oder das Komprimieren einer Videodatei, das menschliche Auge und Gehirn die winzigen Unterschiede, die durch leicht unpräzise Mathematik entstehen, nicht wahrnehmen können. Wenn ein Computer die schwierigsten Teile einer Berechnung überspringen kann, kann er die Aufgabe viel schneller erledigen und dabei weit weniger Energie verbrauchen. Die Herausforderung für Forscher bestand darin, genau herauszufinden, wie viel Präzision geopfert werden kann, ohne das Endergebnis zu ruinieren – ein Balanceakt, der das Navigieren durch eine riesige Landschaft möglicher Designentscheidungen erfordert.

Ein Forschungsteam hat diese Herausforderung angegangen, indem es eine neue Art von Hardware-Beschleuniger speziell für diese fehlertoleranten Aufgaben entwickelt hat. Sie konzentrierten sich auf eine Struktur namens Systolischer Array, was im Wesentlichen ein Gitter aus winzigen Prozessoreinheiten ist, die Daten wie eine Welle aneinander weitergeben und so Matrix-Multiplikationen effizient durchführen. Die Forscher erkannten, dass der energiehungrigste Teil dieses Gitters der Multiplizierer innerhalb jeder Einheit ist. Anstatt jeden Multiplizierer perfekt zu bauen, entwickelten sie eine Methode, um „unperfekte“ Multiplizer zu erstellen, die strategisch fehlerhaft sind. Indem sie absichtlich die unwichtigsten Bits einer Zahl während der Berechnung fallen ließen und spezialisierte Schaltkreise verwendeten, die kleine, entgegengesetzte Fehler einführen, schufen sie ein System, in dem sich die Fehler gegenseitig aufheben. Dies ermöglicht es der Hardware, unglaublich effizient zu bleiben und dennoch Ergebnisse zu liefern, die für die praktische Anwendung genau genug sind.

Um die perfekte Balance zwischen Geschwindigkeit und Genauigkeit zu finden, verließen sich die Forscher nicht auf bloßes Raten. Sie setzten einen leistungsstarken Suchalgorithmus ein, der den Prozess der natürlichen Evolution nachahmt, um Millionen von möglichen Designkonfigurationen zu erforschen. Stellen Sie sich eine riesige Bibliothek vor, die jede erdenkliche Art enthält, diese unperfekten Multiplizierer zu bauen; der Algorithmus testete systematisch Kombinationen, behielt die Designs, die die besten Kompromisse boten, und verworf jene, die zu ungenau oder nicht effizient genug waren. Sie testeten diese Designs über drei verschiedene Standardformate zur Handhabung von Zahlen hinweg, die von dem hochpräzisen Format für das wissenschaftliche Rechnen bis hin zu kompakteren Formaten reichen, die speziell für künstliche Intelligenz entwickelt wurden. Das Ziel war es zu sehen, ob sie das Maß der Unvollkommenheit an die spezifischen Bedürfnisse der jeweiligen Aufgabe anpassen konnten.

Die Ergebnisse dieser Untersuchung waren beeindruckend. Als die Forscher ihre optimierten, unperfekten Designs auf Bildverarbeitungsaufgaben anwandten, wie etwa das Glätten von Rauschen in einem Foto oder das Komprimieren eines Bildes zur Speicherung, wurde die Hardware signifikant kleiner und schneller. In einigen Fällen reduzierten die neuen Designs die physische Größe des Chips um bis zu 92 Prozent und senkten den Stromverbrauch um bis zu 93 Prozent im Vergleich zu herkömmlichen, perfekt präzisen Versionen. Bemerkenswerterweise gingen diese massiven Einsparungen nicht zu Lasten der sichtbaren Qualität; die durch die approximative Hardware erzeugten Bilder waren von denen der exakten Hardware praktisch nicht zu unterscheiden und behielten eine hohe visuelle Treue bei.

Die Ergebnisse waren noch vielversprechender, als sie auf Modelle der künstlichen Intelligenz angewendet wurden, die zur Mustererkennung eingesetzt werden. Die Forscher testeten ihre Designs an Standard-Datensätzen, die Tausende von Bildern von handgeschriebenen Ziffern, Kleidungsstücken und Alltagsgegenständen enthielten. In mehreren Fällen verbesserte die Verwendung dieser approximativen Multiplizierer sogar die Leistung der künstlichen Intelligenz. Beispielsweise erreichte ein Modell, das darauf trainiert war, Kleidungsstücke zu erkennen, eine höhere Genauigkeitsrate bei Verwendung der unperfekten Hardware als bei Verwendung der perfekten Hardware. Dieses kontraintuitive Ergebnis deutet darauf hin, dass das kleine Maß an Rauschen, das durch die Approximation eingeführt wird, der Maschine helfen könnte, besser zu generalisieren, ähnlich wie ein menschliches Gehirn unwichtige Details ignorieren kann, um ein Gesicht schneller zu erkennen. Für den komplexesten getesteten Datensatz boten die leistungsstärksten approximativen Designs Hardware-Einsparungen von bis zu 92 Prozent in der Größe und 93 Prozent in der Leistung, während sie gleichzeitig eine Klassifizierungsgenauigkeit lieferten, die mit den exakten Methoden vergleichbar oder sogar besser war.

Diese Arbeit zeigt, dass der Weg zu effizientererem Computing nicht immer darin besteht, bessere, präzisere Werkzeuge zu bauen. Stattdessen findet er sich darin, zu verstehen, wo Präzision wirklich notwendig ist und wo sie sicher gelockert werden kann. Durch den Einsatz eines intelligenten Suchprozesses zum Entwurf von Hardware, die „gut genug“ statt perfekt ist, haben die Forscher gezeigt, dass es möglich ist, Computerchips zu bauen, die drastisch kleiner, schneller und energieeffizienter sind. Diese Designs stehen nun anderen Ingenieuren zur Verfügung und bieten einen neuen Weg, die nächste Generation von Geräten zu bauen, die die wachsenden Anforderungen der künstlichen Intelligenz bewältigen können, ohne unsere Energieressourcen zu verschwenden. Die Studie bestätigt, dass im Bereich des Computings ein wenig Fehler manchmal genau das ist, was nötig ist, um das System besser arbeiten zu lassen.