A Hardware Trojan-Resilient FPGA Framework with Adaptive Runtime Reconfiguration
Este artículo presenta un marco de trabajo para FPGA resiliente a troyanos de hardware que utiliza la reconfiguración adaptativa en tiempo de ejecución con Hardware Evolutivo y una arquitectura CFG-LUT mejorada, combinada con un Algoritmo Genético optimizado, para restaurar rápidamente la funcionalidad del circuito mientras se minimiza la sobrecarga de hardware y la latencia de recuperación.