⚛️ quantum physics

Optimizing QAOA circuit transpilation with parity twine and SWAP network encodings

Este artículo presenta un método basado en el recocido simulado que optimiza la transpilación de circuitos QAOA en hardware cuántico de disposición fija al reducir significativamente la sobrecarga de codificación de las cadenas de paridad entrelazadas y las redes SWAP, logrando así disminuciones sustanciales en la profundidad del circuito y en el número de puertas de dos cúbits en comparación con los transpiladores estándar.

Autores originales: J. A. Montanez-Barrera, Yanjun Ji, Michael R. von Spakovsky, David E. Bernal Neira, Kristel Michielsen

Publicado 2026-08-12

📖 4 min de lectura🧠 Análisis profundo

CC BY 4.0

Autores originales: J. A. Montanez-Barrera, Yanjun Ji, Michael R. von Spakovsky, David E. Bernal Neira, Kristel Michielsen

Artículo original bajo licencia CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/). ✨ Esta es una explicación generada por IA del artículo a continuación. No ha sido escrita ni avalada por los autores. Para mayor precisión técnica, consulte el artículo original. Leer descargo de responsabilidad completo

Imagina que estás intentando organizar una fiesta de baile masiva y caótica donde cada invitado debe tomarse de las manos con todos los demás invitados en algún momento para realizar una rutina especial. Ahora, imagina que la pista de baile es un pasillo estrecho de una sola fila. En este pasillo, las personas solo pueden tomarse de las manos con la persona que tienen inmediatamente al lado. Si el Invitado A necesita tomarse de las manos con el Invitado Z, que está al final de la fila, no puede simplemente estirarse a través de la multitud. Tienen que desplazarse, intercambiar lugares y zigzaguear a través de la fila hasta que sean vecinos. Este desplazamiento toma tiempo, y cada vez que dos personas chocan entre sí para intercambiar posiciones, existe la posibilidad de que tropiecen, suelten las manos o arruinen la rutina. En el mundo de la computación cuántica, esta pista de baile es un chip cuántico, los invitados son diminutas partículas llamadas qubits, y el "tropezar" es un tipo de error que arruina el cálculo. Los científicos intentan constantemente descubrir cómo lograr que los qubits se comuniquen entre sí de manera eficiente sin tropezarse unos con otros, especialmente porque los chips actuales son como ese pasillo estrecho y no pueden conectar a todos con todos directamente.

Este artículo trata de encontrar la mejor coreografía para ese baile. Los investigadores se centraron en un algoritmo específico llamado QAOA, que se utiliza para resolver acertijos complejos como encontrar la mejor manera de dividir a un grupo de personas en dos equipos. Para que esto funcione en un chip unidimensional estrecho, tuvieron que usar la "transpilación", que es solo una palabra elegante para reorganizar las instrucciones para que el hardware pueda entenderlas. Probaron dos formas principales de realizar este desplazamiento: la "red de SWAP", que es como un baile de línea estándar y organizado donde todos se mueven paso a paso, y un método más nuevo y complicado llamado "Cadenas de Paridad de Trenzado" (PTC, por sus siglas en inglés), que es más como codificar la información de dos bailarines en los movimientos de una sola persona para ahorrar espacio. También inventaron una nueva técnica de "recocido simulado" (simulated annealing), que es como un entrenador inteligente de ensayo y error que intenta miles de alineaciones iniciales diferentes para encontrar la que requiera la menor cantidad de desplazamientos.

El equipo descubrió que, para acertijos pequeños y dispersos, los programas informáticos estándar utilizados por empresas como IBM eran bastante buenos para minimizar el número de movimientos. Sin embargo, a medida que los acertijos se hacían más grandes y las conexiones entre los qubits se volvían más frecuentes, sus nuevos métodos empezaron a destacar. Al utilizar su entrenador inteligente para reorganizar el orden inicial de los qubits, pudieron reducir significamente la cantidad de veces que los qubits tenían que intercambiar sus posiciones. Para un acertijo masivo de 120 qubits con un 25% de conectividad, su método redujo la profundidad del circuito (el tiempo que tarda en ejecutarse) en un 87% y las puertas de dos qubits (los movimientos arriesgados) en un 29% en comparación con el software estándar de IBM. También probaron esto en computadoras cuánticas reales, específicamente en los dispositivos "ibm fez" e "ibm kingston". En el "ibm fez", lograron encontrar la solución perfecta para un problema de 20 qubits utilizando su método PTC, mientras que el método estándar solo funcionó hasta los 15 qubits. Curiosamente, en el dispositivo "ibm kingston", el método SWAP estándar funcionó ligeramente mejor que el método PTC para un tipo específico de problema, lo que sugiere que, a veces, tener menos movimientos no es lo único que importa; la forma en que se codifica la información importa tanto como eso. Los investigadores sugieren que, si bien su método es una herramienta poderosa para reducir errores y ahorrar tiempo, no es una solución mágica que funcione perfectamente en todos los escenarios, y la mejor elección depende de la forma específica del problema y de las peculiaridades del hardware.

Resumen Técnico: Optimización de la Transpilación de Circuitos QAOA mediante Parity Twine y Codificaciones de Redes SWAP

Planteamiento del Problema
Los procesadores cuánticos superconductores (QPU) actuales sufren de una conectividad de cúbits limitada, que típicamente restringe las interacciones a vecinos más cercanos en topologías específicas (por ejemplo, redes de hexágonos pesados o heavy-hex). La ejecución de algoritmos como el Algoritmo de Optimización Aproximada Cuántica (QAOA), que a menudo requieren interacciones de dos cúbits densas o totalmente conectadas, requiere un proceso de transpilación. Este proceso mapea los cúbits lógicos a cúbits físicos e inserta puertas SWAP para satisfacer las restricciones de conectividad. Sin embargo, las puertas SWAP se descomponen en múltiples puertas de dos cúbits (por ejemplo, tres CNOT), las cuales son la principal fuente de ruido y error en dispositivos de la era NISQ. Además, aunque las codificaciones estructuradas como las redes SWAP y las Cadenas de Paridad de Twine (PTC) ofrecen beneficios analíticos de recursos para grafos totalmente conectados, su aplicación a grafos con baja conectividad sigue siendo subóptima. Asimismo, encontrar el mapeo inicial óptimo de cúbits (un problema de isomorfismo de subgrafos) para minimizar el conteo de puertas en estos escenarios dispersos es un problema NP-duro, y los resolvedores existentes como SATMapper enfrentan limitaciones de escalabilidad y tiempo de ejecución para sistemas grandes.

Metodología
Los autores proponen un enfoque híbrido que combina estrategias de codificación estructurada con una heurística de recocido simulado (SA) para optimizar el mapeo inicial de cúbit lógico a físico.

Codificaciones:
- Red SWAP (SWAP Network): Un esquema de enrutamiento estructurado en una cadena 1D donde capas alternas de puertas SWAP de vecinos cercanos mueven los cúbits lógicos para crear las adyacencias requeridas.
- Cadenas de Paridad de Twine (PTC): Un método que codifica la información de paridad Z de múltiples cúbits en cúbits físicos individuales mediante paridad. Esto permite que las interacciones no locales se ejecuten como rotaciones locales de un solo cúbit ( $R_Z$ ), reduciendo el conteo de puertas de dos cúbits en comparación con las redes SWAP. El método utiliza una estrategia de decodificación donde se realizan mediciones en la base de paridad, y el post-procesamiento clásico recupera la cadena de bits lógica, evitando la necesidad de puertas CNOT adicionales para regresar a la base computacional.
Optimización por Recocido Simulado (SA):
- Los autores introducen un algoritmo basado en SA para resolver el problema de isomorfismo de subgrafos tanto para las codificaciones SWAP como para PTC.
- Función de Costo: La función de costo es combinatoria y no suave, evaluando el número de puertas de dos cúbits que pueden podarse (eliminarse) del circuito. Verifica, capa por capa, si los pares de cúbits mapeados corresponden a aristas nativas en el grafo de acoplamiento del hardware. Si una interacción requerida está ausente en el grafo del problema, las puertas correspondientes en el esquema de codificación se omiten.
- Proceso: El algoritmo intercambia iterativamente pares de etiquetas de cúbits para encontrar una permutación que minimice el conteo total de puertas de dos cúbits y la profundidad del circuito. Se elige este enfoque porque los métodos basados en gradientes no son adecuados para el espacio de búsqueda discreto, y los métodos exactos son computacionalmente prohibitivos.
Benchmarking y Modelado de Ruido:
- El método se compara con transpiladores estándar (Qiskit-T, Qiskit-P, Qiskit-AI, TKET) y el SATMapper.
- Las simulaciones de ruido utilizan un modelo de ruido de depolarización actuando sobre las puertas de dos cúbits dentro de un protocolo de QAOA de Rampas Lineales (LR-QAOA) para problemas de MaxCut Pesado (WMC).
- La validación experimental se realiza en dispositivos de IBM Quantum (ibm_fez e ibm_kingston).

Contribuciones Clave

Codificaciones Optimizadas por SA: La introducción de una estrategia de recocido simulado para optimizar el ordenamiento inicial de los cúbits para las codificaciones SWAP y PTC, apuntando específicamente a grafos con conectividad parcial.
Escalabilidad: Demostración de que el enfoque SA escala eficazmente a grandes cantidades de cúbits (hasta 200 cúbits en simulación), ofreciendo una ventaja de tiempo de ejecución de órdenes de magnitud sobre SATMapper mientras logra una calidad de solución comparable.
Decodificación PTC: Una descripción detallada de una estrategia de decodificación para PTC que elimina la necesidad de puertas CNOT que aumentan la profundidad del circuito para revertir a la base computacional.
Validación Experimental: La primera implementación experimental de la codificación PTC en hardware cuántico real.

Resultados

Reducción de Conteo de Puertas y Profundidad: Para circuitos QAOA con densidades de aristas ( $E_d$ $E_{d}$ ) que superan umbrales específicos, PTC+SA y SWAP+SA superan significativamente a los transpiladores estándar.
- Para una instancia de 120 cúbits con 25% de conectividad, el método propuesto logró una reducción del 87% en la profundidad del circuito y una reducción del 29% en las puertas de dos cúbits en comparación con el transpilador de Qiskit (nivel de optimización 3).
- El umbral para que PTC+SA supere a Qiskit-T en conteo de puertas disminuye a medida que el tamaño del sistema aumenta (de $E_d \approx 0.35$ para 20 cúbits a $E_d \approx 0.13$ para 120 cúbits).
Eficiencia de Tiempo de Ejecución: El método SA converge a soluciones de alta calidad en segundos para problemas de 200 cúbits, mientras que SATMapper requiere cientos o miles de segundos.
Resiliencia al Ruido:
- Simulación: En simulaciones de ruido, PTC mostró una mayor probabilidad de éxito ( $p_{gs}$ ) que SWAP para niveles de ruido bajos a moderados debido a la menor cantidad de puertas, aunque la razón de aproximación ( $r$ ) se mantuvo similar para ambos.
- Hardware Real (ibm_fez): La codificación PTC extendió el rango de experimentos útiles de LR-QAOA. Se encontraron soluciones óptimas para tamaños de problema de hasta 20 cúbits usando PTC, comparado con solo 15 cúbits con SWAP. La distinción respecto al muestreo aleatorio se mantuvo hasta los 22 cúbits para PTC frente a los 20 para SWAP.
- Hardware Real (ibm_kingston): Para un problema de 20 cúbits con $E_d = 0.298$ , SWAP+SA logró la mejor razón de aproximación (mejora del 20.83% sobre el muestreo aleatorio), superando a PTC+SA (13.99%). Los autores señalan que, aunque PTC utiliza menos puertas, la codificación de pares lógicos en cúbits físicos individuales puede ser más sensible a la acumulación de ruido en escenarios de no-conectividad total.
Comparación de Transpiladores: Los transpiladores estándar (como Qiskit-T) a menudo minimizan el conteo de puertas a expensas de un aumento significativo en la profundidad del circuito, lo que exacerba el ruido. Los métodos propuestos mantienen circuitos compactos con menor profundidad.

Significancia y Reivindicaciones
El artículo afirma presentar la primera demostración de que las codificaciones SWAP y PTC superan a los métodos de transpilación estándar en escenarios con conectividad reducida. También constituye la primera implementación experimental de la codificación PTC en hardware cuántico real.

Los autores enfatizan que, si bien las codificaciones estructuradas óptimas son bien conocidas para grafos totalmente conectados, su aplicación a grafos parcialmente conectados mediante el propuesto optimizador basado en SA produce reducciones significativas de recursos. Concluyen que para sistemas de hasta 20 cúbits, la codificación PTC mejora el rendimiento en hardware real, extendiendo el tamaño de problema viable para LR-QAOA. Sin embargo, señalan modestamente que en experimentos de no-conectividad total en ibm_kingston, SWAP+SA a veces superó a PTC+SA, lo que sugiere que el compromiso entre el conteo de puertas y la sensibilidad al ruido depende fuertemente de la estructura de la codificación y la topología del problema. El trabajo establece una vía práctica para ejecutar QAOA en dispositivos de la era NISK con restricciones de conectividad y con una carga de trabajo reducida.

Más como este