RefEvo: Agentic Design with Co-Evolutionary Verification for Agile Reference Model Generation

1. Enunciado del Problema

A medida que aumenta la complejidad de los Sistemas en Chip (SoC), la estrategia de "desplazamiento a la izquierda" de la industria requiere un desarrollo rápido de modelos de referencia de alta fidelidad (por ejemplo, en SystemC) para la exploración temprana de la arquitectura y la verificación. Aunque los Modelos de Lenguaje Grande (LLM) muestran promesa en la generación de código, su aplicación al modelado de hardware enfrenta tres obstáculos críticos:

• Flujos de Trabajo Rígidos: Los procesos de generación estáticos y lineales no logran adaptarse a las complejidades variables del diseño, lo que conduce a ineficiencias y errores en la lógica compleja.
• Olvido Catastrófico: Las sesiones de interacción largas requeridas para el refinamiento iterativo exceden las ventanas de contexto de los LLM, provocando que el modelo pierda el rastro de las especificaciones iniciales críticas (por ejemplo, mapas de registros, protocolos).
• Fallo de Validación Acoplada: Un problema crítico de fiabilidad donde un LLM genera tanto el Dispositivo Bajo Prueba (DUT) como el Banco de Pruebas (TB). El TB a menudo se adapta inadvertidamente para coincidir con las alucinaciones del DUT, resultando en un "PASS" falso positivo a pesar de que el modelo es defectuoso. Los flujos de verificación estáticos actuales no pueden detectar esta alucinación compartida.

2. Metodología: El Marco RefEvo

RefEvo es un marco dinámico multiagente diseñado para tratar el modelado de hardware como un proceso co-evolutivo en lugar de una tarea de generación estática. Comprende tres innovaciones centrales:

A. Planificador de Diseño Dinámico (Agente 1)

En lugar de un flujo de trabajo fijo, un agente "Cerebro" analiza autónomamente la complejidad semántica de la especificación del diseño.

• Función: Evalúa el diseño en tres dimensiones: Protocolo de Interfaz (por ejemplo, AXI vs. GPIO), Espacio de Estados (por ejemplo, complejidad de FSM) y Concurrencia (por ejemplo, múltiples dominios de reloj).
• Salida: Genera un Plan de Ejecución estructurado (JSON) que descompone las tareas y selecciona la estrategia de enrutamiento apropiada, asegurando que la lógica simple se maneje de manera eficiente mientras que los sistemas complejos reciben flujos de trabajo personalizados.

B. Bucle de Verificación Simbiótica (Agentes 2, 3 y 4)

Este es el mecanismo central que aborda el "Fallo de Validación Acoplada". Emplea un Arbitro Dialéctico para supervisar una relación simbiótica entre la generación y la verificación.

• Configuración de Doble Generador: El Agente Modelador genera el Modelo de Referencia SystemC, mientras que el Agente Verificador construye el Banco de Pruebas (TB) concurrentemente.
• Arbitraje Dialéctico: Un Agente Árbitro dedicado actúa como autoridad central, comparando las trazas de simulación contra el Oráculo de Especificación Inmutable. Resuelve las discrepancias mediante cuatro rutas de enrutamiento:
  1. Reparación de Sintaxis: Corrige errores de compilación.
  2. Refinamiento de Diseño (Ruta Roja): Si el modelo viola la especificación, el Árbitro dirige al Modelador a corregir la lógica.
  3. Realineación del TB (Ruta Azul): Si el modelo coincide con la especificación pero el TB falla (lo que indica una alucinación en la lógica de verificación), el Árbitro dirige al Verificador a corregir el TB. Este es el mecanismo clave para romper las alucinaciones compartidas.
  4. Éxito: Confirma la equivalencia funcional y genera el Modelo Dorado.

C. Gestión de Contexto con Anclaje de Especificaciones

Para prevenir el olvido catastrófico durante interacciones de múltiples turnos:

• El Ancla (Inmutable): La Especificación de Diseño inicial está fijada en la parte superior de la ventana de contexto y nunca se expulsa, sirviendo como el Oráculo de verdad fundamental.
• El Resumen (Comprimido): Las rondas históricas de interacción se resumen para preservar la cadena de razonamiento mientras se ahorran tokens.
• El Espacio de Trabajo (Dinámico): Los registros de errores recientes y fragmentos de código se procesan aquí.
  Esta estrategia garantiza un 100% de recuperación de las restricciones críticas independientemente de la duración de la sesión.

3. Contribuciones Clave

1. Planificación Dinámica Ágil: Introducción de un planificador que descompone autónomamente las especificaciones basándose en la complejidad semántica, superando los flujos de trabajo lineales rígidos.
2. Verificación Co-evolutiva: Un mecanismo dialéctico novedoso que valida tanto el modelo como el banco de pruebas contra un oráculo de especificación, resolviendo efectivamente el problema de "Fallo de Validación Acoplada" donde los flujos estáticos fallan.
3. Estrategia de Anclaje de Especificaciones: Una técnica de compresión de contexto que garantiza la recuperación sin pérdida de especificaciones, permitiendo el razonamiento de largo alcance sin olvido catastrófico.
4. Evaluación Exhaustiva: Evaluación en 20 módulos de hardware diversos (desde lógica simple hasta protocolos complejos como AXI DMA y FFT) utilizando cinco LLMs de última generación.

4. Resultados Experimentales

RefEvo fue evaluado frente a cuatro líneas base (Naive, Solo Flujo, TB Fijo y RefEvo) a través de cinco LLMs (incluyendo Gemini-2.5-Pro, GPT-5.1 y Claude-Opus-4.1).

• Tasa de Éxito: RefEvo logró una tasa de aprobación del 95% en la evaluación, superando significativamente a las líneas base estáticas (que oscilaron entre 0% y 35%). Cabe destacar que resolvió módulos complejos (por ejemplo, fpu_div, keccak) que fallaron consistentemente en los modos de línea base.
• Estudio de Ablación:
  • Pasar de "Solo Flujo" a "TB Fijo" eliminó errores de sintaxis pero dejó fallas funcionales.
  • Habilitar la "Co-evolución" (RefEvo) redujo significativamente las fallas funcionales, demostrando que muchos errores se debían a una lógica de verificación incorrecta (alucinaciones del TB) en lugar de modelos defectuosos.
• Eficiencia: La estrategia de Anclaje de Especificaciones redujo el consumo de tokens en un 71,04% promedio. Para diseños complejos, esto resultó en ahorros absolutos de más de 73.900 tokens por sesión mientras se mantenía un 100% de recuperación de especificaciones.
• Robustez: El marco demostró mejoras agnósticas al modelo, aumentando consistentemente las tasas de aprobación en todos los LLMs probados, independientemente de sus capacidades de línea base.

5. Significado

RefEvo representa un cambio de paradigma en la EDA asistida por LLM. Al pasar de la generación de código estática a un sistema de agentes dinámico y co-evolutivo, aborda los problemas fundamentales de fiabilidad del modelado de hardware.

• Fiabilidad: Resuelve el problema de validación "sycophantic" (aduladora) donde los LLM validan sus propias alucinaciones, asegurando que los modelos de referencia generados sean verdaderamente "dorados".
• Escalabilidad: La estrategia de gestión de contexto hace viable el modelado de alta fidelidad para SoC complejos sin incurrir en costos de tokens prohibitivos.
• Impacto: El marco allana el camino para la verificación de SoC totalmente automatizada y de alta fidelidad, permitiendo flujos de trabajo de co-diseño hardware-software más eficientes en la era del "desplazamiento a la izquierda".