Resumen Técnico: Gadgets de Clifford Lógicos Automatizados para Arquitecturas Heterogéneas mediante Mapas de Cadena

1. Declaración del Problema

Las propuestas actuales de computación cuántica tolerante a fallos a gran escala dependen cada vez más de arquitecturas heterogéneas, donde se emplean distintos Códigos de Corrección de Errores Cuánticos (QECC) adaptados a tareas específicas (por ejemplo, memoria, computación de Clifford o preparación de estados mágicos). Si bien las puertas CNOT transversales proporcionan un mecanismo natural para entrelazar qubits lógicos dentro de bloques de códigos CSS idénticos, extender estas operaciones a pares arbitrarios de códigos CSS distintos sigue siendo un desafío significativo.

Los métodos existentes para operaciones lógicas entre códigos están limitados principalmente a:

• Familias de códigos estructuralmente relacionadas (por ejemplo, códigos de 2D a 3D, o códigos y sus subcódigos amputados/punctured).
• Operaciones que preservan la simetría entre bloques idénticos.
• Adaptadores universales, que requieren mediciones de Pauli lógicas conjuntas. Estos adaptadores suelen incurrir en sobrecostes de espacio-tiempo sustanciales, escalando como $\tilde{O}(td)$ en qubits ancilla y $O(d)$ rondas de medición para lograr la tolerancia a fallos.

Existe una falta de un marco sistemático y automatizado para la síntesis de circuitos CNOT lógicos de bajo coste entre códigos CSS arbitrarios que preserve el espacio de producto e induzca una acción lógica bien definida.

2. Metodología

Los autores introducen un marco algebraico lineal basado en mapas de cadena entre los complejos de cadena que representan los códigos CSS. La metodología procede en tres etapas:

2.1 Formalismo: Mapas de Cadena y Espacios Hom

Los códigos CSS se representan como complejos de cadena de longitud 3 sobre $\mathbb{F}_2$. Un mapa de cadena de grado 1 $\gamma_1: C^B_1 \to C^A_1$ especifica un patrón de puertas CNOT físicas de un código $B$ a un código $A$.

• Condiciones de Mapa de Cadena: El mapa debe satisfacer las condiciones de diagrama conmutativo con los mapas de frontera (matrices de comprobación de paridad), asegurando que los estabilizadores se mapeen en estabilizadores y que se preserve el espacio de producto de los códigos.
• Espacio Hom: El conjunto de todos los mapas válidos de grado 1, denotado como $\text{Hom}_1(B, A)$, forma un subespacio lineal. Los autores demuestran que este espacio es isomorfo al núcleo de una matriz binaria explícita construida a partir de las matrices de comprobación de paridad de los dos códigos.

2.2 Direccionamiento Lógico como Restricciones Afines

Para lograr una operación lógica específica (por ejemplo, un CNOT entre qubits lógicos específicos), los autores imponen restricciones sobre la acción lógica inducida.

• Acción Inducida: Un mapa de cadena $\gamma_1$ induce mapas lineales en los grupos de homología (operadores lógicos), denotados como $\Gamma_Z(\gamma_1)$ y $\Gamma_X(\gamma_1)$.
• Subespacio Afín: Especificar una acción lógica objetivo (por ejemplo, $\Gamma_Z = \Gamma_{\text{tgt}}$) restringe el espacio lineal $\text{Hom}_1(B, A)$ a un subespacio afín. Esto transforma el problema de encontrar cualquier mapa válido en encontrar un representante específico dentro de una familia afín restringida.

2.3 Optimización vía CP-SAT

La búsqueda de gadgets físicamente eficientes (circuitos de baja profundidad, dispersos) dentro de este subespacio afín se formula como un problema de optimización discreta.

• Objetivo: Minimizar la profundidad del circuito (definida por el grado máximo del grafo de interacción bipartito) y/o el número de puertas CNOT físicas (peso).
• Solver: Los autores emplean un solver de CP-SAT (Programación de Restricciones - Satisfacibilidad).
• Heurísticas: Para mejorar el rendimiento del solver, introducen una heurística de reemplazo de base dispersa. Esta reemplaza los generadores densos del espacio nulo con matrices de rango 1 estructuradas y dispersas derivadas de la estructura de comprobación de paridad (por ejemplo, acoplando un qubit a un soporte de estabilizador específico), efectivamente descomponiendo el espacio de búsqueda.

2.4 Tolerancia a Fallos y Marcado (Flagging)

Aunque las condiciones de los mapas de cadena garantizan la corrección lógica, no garantizan automáticamente la tolerancia a fallos (preservación de la distancia).

• Soluciones Parcialmente Tolerantes a Fallos: El optimizador suele encontrar circuitos que no son totalmente preservadores de la distancia.
• Marcado (Flagging): Los autores demuestran que estos circuitos parcialmente tolerantes a fallos pueden promoverse a la plena tolerancia a fallos añadiendo un pequeño número de qubits de bandera (flag qubits) y mediciones de estabilizador de un solo disparo (single-shot). Este enfoque recupera la distancia completa del código con un mínimo de sobrecoste temporal en comparación con los métodos generales de cirugía.

3. Contribuciones Clave

1. Marco de Síntesis Automatizada: Un flujo de trabajo totalmente automatizado que toma las matrices de comprobación de paridad de dos códigos CSS arbitrarios y una red CNOT lógica deseada, produciendo un circuito CNOT físico.
2. Caracterización Afín: Una caracterización rigurosa del espacio de acoplamientos entre códigos como un subespacio afín definido por restricciones de direccionamiento lógico.
3. Heurística de Base Dispersa: Un método novedoso para re-parametrizar el espacio de búsqueda con el fin de mejorar la eficiencia de los optimizadores discretos (CP-SAT) en la búsqueda de soluciones de baja profundidad.
4. Construcción de Circuitos con Banderas (Flagged): Una demostración práctica de que los mapas de cadena "imperfectos" pueden hacerse plenamente tolerantes a fallos con un número modesto de banderas, evitando el pesado sobrecoste de los adaptadores universales.

4. Resultados y Benchmarks

El marco fue evaluado mediante benchmarks en una gama de pares de códigos CSS heterogéneos, incluyendo códigos de superficie, códigos de color, códigos de bicicleta de Bivariante (BB) y códigos de muchos-hipercubos.

• Recuperación de Construcciones Conocidas: El método recupera con éxito las construcciones transversales conocidas para códigos estructuralmente relacionados.
• Nuevas Soluciones de Baja Profundidad: Para pares arbitrarios, el optimizador encuentra nuevos circuitos con compromisos espacio-tiempo favorables.
  • Inyección de Estados Mágicos: El método identifica mapas para la inyección de estados mágicos que evitan los costosos adaptadores universales, ofreciendo reducciones significativas de sobrecoste.
  • CNOTs Inter-Bloque: Para el código de muchos-hipercubos [[16, 4, 4]], el método encuentra circuitos de profundidad 2 para CNOTs inter-bloque dirigidos, comparado con la profundidad 6 del esquema ConiQ AHA (una reducción de 4.5$\times$ en el sobrecoste espacio-tiempo).
  • Mediciones de Producto de Pauli (PPMs): El marco permite realizar PPMs eficientes para códigos qLDPC. Por ejemplo, medir operadores semilla en un código GB [[62, 10, 6]] usando un ancilla de código de color requiere menos qubits ancilla que los enfoques previos basados en cirugía.
  • PPMs de Rejilla (Grid PPMs): Para los códigos HGP, mapas de cadena personalizados pueden medir qubits lógicos específicos utilizando un único bloque ancilla, eliminando la necesidad de ancillas secundarias requeridas por las Mediciones de Producto de Pauli de Rejilla (GPPM), manteniendo una profundidad de 2.
• Simulaciones de Rendimiento: Las simulaciones numéricas utilizando el simulador Stim muestran que las puertas CNOT homomórficas resultantes tienen tasas de error lógico comparables a las líneas base de memoria en reposo (idling) y a las CNOT transversales de los respectivos códigos.
  • Circuitos con Banderas (Flagged): Las simulaciones de CNOTs homomórficos con banderas (por ejemplo, entre un código de superficie de distancia 7 y un código BB [[72, 12, 6]]) demuestran que añadir un pequeño número de banderas (por ejemplo, 5) restaura la distancia completa del código, logrando un rendimiento a la par con las puertas transversales.

5. Significación y Reivindicaciones

El artículo afirma que este marco proporciona una herramienta flexible y sistemática para diseñar operaciones lógicas adaptadas a arquitecturas heterogéneas.

• Generalidad: A diferencia de métodos anteriores restringidos a familias de códigos específicas, este enfoque se aplica a pares de códigos CSS arbitrarios.
• Eficiencia: Ofrece un camino hacia el entrelazamiento entre códigos con sobrecostes espacio-tiempo más cercanos a las puertas transversales que a los adaptadores universales, manteniendo la tolerancia a fallos mediante el uso de banderas.
• Escalabilidad: El método es computacionalmente factible para códigos de tamaño moderado relevantes para las propuestas de arquitectura actuales (por ejemplo, códigos BB, códigos de superficie).
• Extensibilidad: Los autores señalan que el marco se extiende naturalmente a otras puertas lógicas, como las puertas CZ lógicas, y puede adaptarse para otros primitivos como la preparación de estados GHZ o gadgets de Clifford de múltiples bloques.

Los autores mantienen la modestia respecto a la complejidad computacional, reconociendo que la optimización sobre el espacio afín es un problema discreto sin una solución conocida de tiempo polinómico en el caso general, y que los resultados actuales sirven como demostraciones de prueba de concepto para instancias de escala moderada. Enfatizan que el espacio afín contiene inherentemente muchos candidatos parcialmente tolerantes a fallos que pueden promoverse a la plena tolerancia a fallos, ofreciendo una ruta práctica para arquitecturas heterogéneas de corto plazo.