Connectivity-induced surface-loss penalty in superconducting qubit-coupler lattices

Resumen Técnico: Penalización de Pérdida de Superficie Inducida por Conectividad en Redes de Qubits Superconductores y Acopladores

Planteamiento del Problema
Los avances recientes en la fabricación han extendido los tiempos de relajación de energía ($T_1$) de los qubits transmones aislados en el régimen de cientos de microsegundos (superando los 500 µs). Sin embargo, este progreso no se ha traducido proporcionalmente a los procesadores de múltiples qubits. Los qubits embebidos en redes de qubits-acopladores conectadas exhiben consistentemente tiempos de vida significativamente más cortos que sus contrapartes aisladas, a pesar de compartir los mismos mecanismos de pérdida fundamentales (pérdida dieléctrica, decaimiento de Purcell, ruido de cuasipartículas). Los autores identifican una brecha en la comprensión: las reglas de diseño optimizadas para qubits aislados pueden no ser válidas cuando los qubits están embebidos en el complejo entorno electromagnético de una red de múltiples qubits. Específicamente, el impacto de la conectividad en las razones de participación de superficie (SPR) y la resultante pérdida de superficie dieléctrica permanece sin cuantificar.

Metodología
Los autores emplean simulaciones de elementos finitos para investigar cómo el embeber un qubit en una red de qubit-acoplador de chip invertido (flip-chip) altera su SPR y su tiempo de coherencia limitado por la pérdida de superficie.

• Marco de Simulación: Utilizan un método de extracción de SPR de dos pasos mediante elementos finitos (una simulación 3D gruesa del sistema completo combinada con simulaciones 2D de secciones transversales finas de las regiones de los bordes) para calcular las SPR para las interfaces metal-aire (MA), metal-sustrato (MS) y sustrato-aire (SA).
• Variaciones del Modelo: El estudio compara varias geometrías:
  • 1Q: Un qubit único aislado (línea base).
  • 1QwP: Un qubit único con garras de acoplamiento pasivas añadidas (aislando el efecto de "borde añadido").
  • 2Q1C, 1Q2C, 1Q4C: Qubits conectados a uno, dos o cuatro acopladores en una configuración de red (incorporando redistribución de campo e hibridación de modos).
  • 1Q4C sinM: Una resolución de modo único de la geometría 1Q4C para aislar los efectos de hibridación.
• Barridos de Parámetros: Los autores varían sistemáticamente diversos parámetros geométricos, incluyendo el espacio entre el qubit y el plano de tierra ($g$), la presencia de agujeros en el chip opuesto, el espacio de la garra de acoplamiento ($w$), la longitud de la garra ($d$) y la capacitancia garra-acoplador ($C_{pc}$).
• Métricas: Introducen una métrica, la penalización de pérdida de superficie inducida por la conectividad ($R_\Gamma$), definida como la relación entre la tasa de pérdida de superficie de un modo de qubit vestido en la red y la de la línea base aislada ($R_\Gamma = Q_{surf}^{1Q} / Q_{surf}^{m}$).

Contribuciones Clave y Resultados

1. Cuantificación de la Penalización de Conectividad: El estudio demuestra que una mayor conectividad conduce a una mayor pérdida de superficie. Conectar un qubit a dos acopladores aumenta la pérdida de superficie en un factor de 1.3, y conectarlo a cuatro acopladores aumenta la pérdida en un factor de 1.8, reduciendo el $T_1$ estimado de ~133 µs (aislado) a ~74 µs (1Q4C).
2. Descomposición Mecanística: Los autores atribuyen el aumento de la SPR a tres mecanismos competitivos:
   • Campos de Borde Añadidos: Las garras de acoplamiento y sus espacios estrechos introducen campos de borde adicionales que concentran los campos eléctricos en interfaces con pérdidas (principalmente MS y SA), aumentando la SPR.
   • Redistribución de Campo: La red metálica conectada redistribuye el campo eléctrico. En algunos casos, esto diluye el campo, pero en las configuraciones de red específicas probadas, a menudo potencia la participación en las interfaces con pérdidas.
   • Hibridación de Modos: La hibridación entre el modo del qubit desnudo y los modos del acoplador reformatea la distribución del campo. Aunque la hibridación puede diluir la participación del campo del modo del qubit (reduciendo la SPR en comparación con un modelo de "solo garra" no hibridado), el efecto neto de añadir garras y conectividad en estas redes es un aumento en la SPR total.
3. Dependencias de Diseño No Monotónicas: El estudio revela que las optimizaciones de diseño beneficiosas para qubits aislados pueden ser perjudiciales en una red.
   • Espacio Qubit-Tierra: Aumentar el espacio ($g$) mejora el $T_1$ de un qubit aislado al diluir los campos locales. Sin embargo, en una red, un espacio mayor reduce el efecto de apantallamiento del plano de tierra sobre las garras de acoplamiento, lo que aumenta la penalización inducida por la conectividad ($R_\Gamma$).
   • Agujeros en el Chip Opuesto: Eliminar el plano de tierra debajo del qubit mejora el $T_1$ del qubit aislado, pero aumenta significativamente $R_\Gamma$ al debilitar el apantallamiento de la región de la garra de acoplamiento.
   • Geometría No Local: La geometría de los elementos que no forman parte del electrodo del qubit en sí (específicamente las garras de acoplamiento) modifica directamente la participación de la interfaz del modo del qubit. Por ejemplo, aumentar la capacitancia garra-acoplador ($C_{pc}$) mediante capacitores interdigitados degrada tanto la vida útil del modo del acoplador como la del qubit.
4. Dominancia de la Interfaz: Para las redes de transmones de chip invertido (flip-chip), las participaciones de MS y SA son dominantes sobre la de MA, y estas pérdidas están fuertemente localizadas en el chip superior (el chip que porta los electrodos del qubit).

Significancia y Reivindicaciones
El artículo sostiene una perspectiva de "uno-a-más", argumentando que las reglas de diseño derivadas de qubits aislados deben ser reevaluadas para procesadores de múltiples qubits. La principal significancia radica en identificar el aumento de la SPR inducido por la conectividad como un canal de pérdida dependiente de la geometría que explica la brecha persistente entre los tiempos de vida de los qubits aislados y los tiempos de vida típicos de los procesadores.

Los autores proponen que la métrica $R_\Gamma$ debe utilizarse para cuantificar el costo de la conectividad durante la fase de diseño. Concluyen que un diseño de red de baja pérdida requiere:

• Optimizar las garras de acoplamiento para suprimir la participación de los bordes añadidos.
• Optimizar la geometría global de la red para diluir o redistribuir los campos lejos de las interfaces con pérdidas.
• Evaluar el rendimiento de la red conectada en lugar de confiar únicamente en simulaciones de qubits aislados.
• Reconocer que los elementos de circuito no locales (como las garras) contribuyen al presupuesto de pérdida del qubit y deben ser co-optimizados.

Los autores mantienen una postura modesta, señalando que sus resultados son estimaciones comparativas basadas en tangentes de pérdida asumidas y que el rendimiento real de los dispositivos depende de procesos de fabricación y materiales específicos. Reconocen que otros canales de pérdida (por ejemplo, el decaimiento de Purcell de las líneas de control, la pérdida de la costura del empaquetado) también pueden contribuir a la reducción del $T_1$ en redes grandes.