🔬 applied physics

Mitigating the Impact of Retention Loss on Inference Accuracy in 65 nm Single-Poly Floating-Gate Analog In-Memory Computing

Este artículo demuestra, mediante experimentos en una matriz de computación analógica en memoria de puerta flotante de un solo polímero de 65 nm y simulaciones a nivel de sistema, que combinar la compensación a nivel de circuito con la recalibración de normalización por lotes algorítmica puede recuperar la precisión de inferencia dentro de un 2–4% del valor de referencia tras 60 días de pérdida de retención.

Autores originales: Mirko Brazzini, Giulio Filippeschi, Alessandro Catania, Sebastiano Strangio, Giuseppe Iannaccone

Publicado 2026-07-29

📖 5 min de lectura🧠 Análisis profundo

CC0 1.0

Autores originales: Mirko Brazzini, Giulio Filippeschi, Alessandro Catania, Sebastiano Strangio, Giuseppe Iannaccone

Artículo original dedicado al dominio público bajo CC0 1.0 (http://creativecommons.org/publicdomain/zero/1.0/). ✨ Esta es una explicación generada por IA del artículo a continuación. No ha sido escrita ni avalada por los autores. Para mayor precisión técnica, consulte el artículo original. Leer descargo de responsabilidad completo

Imagina un mundo donde tu computadora no solo procesa números en una fábrica, sino que piensa como un cerebro, utilizando la electricidad para imitar la forma en que las neuronas se activan. Este es el reino de la Computación Analógica en Memoria (Analog In-Memory Computing). En lugar de transportar datos de un lado a otro entre un banco de memoria y un procesador (lo cual es como correr a la cocina cada vez que necesitas una cuchara), esta tecnología almacena los "pesos" de una red neuronal —los recuerdos y lecciones del cerebro— directamente dentro de las propias celdas de memoria. Es como tener una biblioteca donde los libros también pueden hacer las matemáticas por ti.

Sin embargo, hay un inconveniente. Estas celdas de memoria suelen estar hechas de diminutas islas flotantes de carga eléctrica. Con el tiempo, al igual que un globo con una fuga que pierde aire lentamente, estas celdas pierden su carga de forma natural. Esto se llama pérdida de retención (retention loss). En un mundo digital, una pequeña pérdida de carga podría simplemente convertir un 0 en un 1, lo cual es fácil de corregir. Pero en este cerebro analógico, la carga es la respuesta. Si la carga se desplaza, las matemáticas fallan y la computadora podría confundir un gato con un tostador. Los científicos están desesperados por descubrir cómo mantener estos cerebros de memoria "con fugas" precisos durante meses o años, porque si no pueden lograrlo, esta tecnología súper eficiente nunca saldrá del laboratorio.

Este artículo profundiza en ese problema exacto utilizando un tipo específico de chip de memoria construido con tecnología estándar de 65 nm (un tamaño de fabricación común). Los investigadores, Mirko Brazzini y su equipo, querían ver si podían evitar que una red neuronal olvidara sus lecciones a medida que las celdas de memoria perdían carga lentamente con el tiempo. No se limitaron a adivinar; construyeron un chip real, lo programaron y observaron qué sucedía durante 60 días.

El equipo descubrió que la pérdida de carga ocurre de dos maneras distintas, como dos tipos diferentes de clima afectando a un jardín. Primero, hay un desplazamiento sistemático (systematic drift), donde cada celda pierde carga de una manera predecible y promedio, desplazando todo el crecimiento del jardín en una sola dirección. Segundo, hay ruido estocástico (stochastic noise), un temblor caótico y aleatorio donde algunas celdas pierden un poco más y otras un poco menos, creando un patrón desordenado e impredecible.

Para solucionar esto, el equipo probó dos herramientas diferentes, como un jardinero que usa tanto un aspersor como un fertilizante. La primera herramienta fue la compensación a nivel de circuito (circuit-level compensation). Se dieron cuenta de que, simplemente ajustando el "voltaje de lectura" (la presión utilizada para verificar la memoria), podían contrarrestar el desplazamiento promedio y predecible. Es como subir el volumen de una radio para compensar una señal que se está volviendo ligeramente más tenue para todos. La segunda herramienta fue la recalibración algorítmica, específicamente algo llamado Recalibración de Normalización por Lotes (Batch Normalization Recalibration o BNR). Este es un truco de software que reajusta la configuración interna de la red neuronal para manejar el ruido aleatorio y caótico que el ajuste de voltaje no pudo solucionar. Es como enseñarle al cerebro a ignorar la estática de la radio y concentrarse en la canción.

Los resultados fueron prometedores. Cuando probaron su sistema en dos redes neuronales diferentes (VGG-10 y WideResNet-28-10) entrenadas para reconocer imágenes, descubrieron que no hacer nada era un desastre; después de 60 días, la precisión cayó en picada. Usar solo el ajuste de voltaje ayudaba, pero la red todavía luchaba contra el ruido aleatorio. Usar solo la recalibración de software ayudaba con el ruido, pero fallaba ante el gran desplazamiento. Sin embargo, cuando combinaron ambos, el ajuste de voltaje y la recalibración de software, el sistema fue un héroe. En sus simulaciones, que fueron calibradas con datos experimentales reales, la red recuperó su precisión base a un margen de apenas 2-4% incluso después de 60 días.

El artículo señala cuidadosamente que esto no es una varita mágica que lo soluciona todo para siempre. Los resultados se basan en simulaciones a nivel de sistema que fueron cuidadosamente ajustadas para coincidir con las mediciones del mundo real de su chip de 65 nm. Explícitamente muestran que no se puede confiar en un solo método; se necesitan tanto la corrección de hardware como la de software para lograr el objetivo. Si bien el artículo no afirma que este sea un problema resuelto para todas las computadoras del futuro, demuestra un camino claro y práctico hacia adelante. Sugiere que, con estas técnicas combinadas, los chips analógicos de puerta flotante (floating-gate) podrían ejecutar tareas de inferencia fiables y a largo plazo para el aprendizaje profundo, manteniendo sus "recuerdos" nítidos durante al menos dos meses sin necesidad de un reinicio.

Resumen Técnico: Mitigación del impacto de la pérdida de retención en la precisión de la inferencia en computación analógica en memoria con puerta flotante de un solo polímero de 65 nm

Planteamiento del problema
La computación analógica en memoria (AIMC, por sus siglas en inglés) mediante multiplicadores de vectores-matrices (VMM) ofrece ganancias significativas en eficiencia energética para el aprendizaje profundo al reducir el movimiento de datos y utilizar la operación en subumbral. Aunque las memorias de puerta flotante (FG) son una candidata prometedora debido a su compatía con procesos CMOS maduros y su intrínseca programabilidad multinivel, sufren de pérdida de retención. A diferencia de las memorias digitales donde la pérdida de carga conduce a errores de bits discretos, las memorias analógicas almacenan los pesos sinápticos como niveles de carga continuos. En consecuencia, la pérdida de carga perturba la computación misma, degradando la precisión de la inferencia. El desafío radica en evaluar y mitigar tanto la deriva sistemática (promedio) como la variabilidad estocástica (de dispositivo a dispositivo) de esta pérdida de carga para mantener un rendimiento fiable de la red neuronal.

Metodología
Los autores llevaron a cabo experimentos y simulaciones a nivel de sistema utilizando un arreglo de memoria no volátil analógica de FG de un solo polímero fabricado en un proceso CMOS TSMC estándar de 65 nm. La arquitectura emplea un esquema de matriz 1T-1FG donde las celdas 1T-1FG actúan como fuentes de corriente programables.

Caracterización de dispositivos: El estudio caracterizó el comportamiento de retención de las celdas de memoria programadas a varios niveles de corriente (0.4 a 80 nA). Las mediciones se tomaron tras 10, 30 y 60 días de almacenamiento a temperatura ambiente. Los datos revelaron que la pérdida de carga resulta en una reducción del voltaje de umbral del transistor, causando un aumento correspondiente en la corriente programada.
Modelado: La pérdida de retención se descompuso en dos componentes:
- Deriva Sistemática: Un desplazamiento promedio en la corriente a lo largo del tiempo, modelado mediante el ajuste de la relación log-log entre las corrientes iniciales y retenidas para extraer los parámetros de pendiente ( $m$ ) e intercepto ( $q$ ).
- Variabilidad Estocástica: Una variación aleatoria, de dispositivo a dispositivo, alrededor de la deriva promedio, modelada como una distribución normal de media cero ( $\chi$ ) con una desviación estándar ( $\sigma$ ) dependiente de la corriente programada y del tiempo.
Estrategias de mitigación: Se evaluaron dos técnicas complementarias:
- Compensación a nivel de circuito (Compensación de $V_{read}$ - VRC): Se ajusta un voltaje de lectura adaptativo para compensar la deriva promedio sistemática del voltaje de umbral.
- Recalibración algorítmica (Recalibración de Normalización por Lotes - BNR): Los parámetros de media y varianza de las capas de normalización por lotes se actualizan utilizando un conjunto de datos de calibración. Esto compensa los desplazamientos de la distribución causados por el componente de pérdida de carga estocástica de media cero.
Evaluación del sistema: Los modelos de retención calibrados se integraron en un marco de simulación de inferencia consciente del hardware. El impacto en la precisión de la inferencia se evaluó para dos arquitecturas de redes neuronales: VGG-10 en CIFAR-10 y WideResNet-28-10 en CIFAR-100. Las simulaciones incluyeron 500 ejecuciones de Monte Carlo para tener en cuenta la variabilidad estocástica.

Resultados clave
El estudio comparó cuatro escenarios: Sin Mitigación (NM), VRC únicamente, BNR únicamente, y el enfoque combinado VRC+BNR.

Rendimiento de referencia: Sin mitigación, la precisión de la inferencia se degradó significativamente durante 60 días. Para VGG-10/CIFAR-10, la precisión cayó de una referencia del 93.7% a un 59.6% (solo con BNR) o incluso menos sin ninguna compensación.
Efectividad de la mitigación combinada: La combinación de la compensación de $V_{read}$ $V_{r e a d}$ y BNR resultó altamente efectiva. Después de 60 días:
- VGG-10/CIFAR-10: La precisión se recuperó al 91.4% (referencia 93.7%), una desviación de menos del 2.5%.
- WideResNet-28-10/CIFAR-100: La precisión se recuperó al 78.3% (referencia 82.1%), una desviación de aproximadamente el 3.8%.
Necesidad de ambas técnicas: Los resultados demostraron que ninguna técnica por sí sola era suficiente para restaurar la precisión de referencia. La compensación de $V_{read}$ abordó la deriva promedio pero no pudo corregir la variabilidad estocástica, mientras que BNR abordó los desplazamientos de la distribución pero no pudo corregir completamente el desfase sistemático sin el ajuste de voltaje.

Significancia y Reivindicaciones
El artículo afirma demostrar que es posible mitigar con éxito el impacto de la pérdida de retención en la degradación de la precisión de la inferencia para redes neuronales profundas utilizando memoria analógica de puerta flotante. Al combinar el ajuste adaptativo del voltaje de lectura a nivel de circuito con la recalibración algorítmica de la normalización por lotes, los autores muestran que se puede mantener una precisión de inferencia estable durante más de dos meses (60 días) tras la programación.

La significancia reside en proporcionar un camino práctico hacia la operación fiable a largo plazo de chips neuromórficos basados en FG. El trabajo establece que un análisis de dispositivo a sistema, que tenga en cuenta tanto los componentes de retención sistemáticos como estocásticos, es esencial para desplegar memorias no volátiles analógicas en aplicaciones de inferencia de aprendizaje profundo. Los autores concluyen que estas técnicas permiten la recuperación de la precisión de inferencia de referencia dentro de un rango de 2-4% tras 60 días, validando la viabilidad de la tecnología FG para AIMC a pesar de los desafíos inherentes de retención.

Más como este