Dynamic analogue iterative computing with memristors for real-time robotic autonomy

Resumen Técnico: Computación Iterativa Analógica Dinámica con Memristores para la Autonomía Robótica en Tiempo Real

Planteamiento del Problema
Los sistemas de robots móviles autónomos (AMR) requieren estimación, optimización y control en tiempo real, los cuales están fundamentalmente sustentados por ecuaciones matriciales dinámicas ($A(t)x(t)=b(t)$). A diferencia de las cargas de trabajo de IA estática, las tareas robóticas como la Localización y Mapeo Simultáneos (SLAM) y la planificación de rutas involucran matrices de coeficientes que deben actualizarse frecuentemente en respuesta a cambios en las entradas sensoriales y las condiciones del entorno. Las arquitecturas digitales actuales de von Neumann enfrentan un cuello de botella de "muro de memoria", donde el movimiento de datos entre unidades de memoria y procesamiento separadas incurre en una latencia y un gasto energético significativos durante la resolución iterativa. Si bien la computación analógica en memoria (ACIM) basada en memristores ofrece una ruta prometedora para realizar la multiplicación de matriz por vector (MVM) in situ con alta eficiencia, su aplicación a cargas de trabajo dinámicas se ve obstaculizada por dos desafíos principales:

1. Alta Sobrecarga de Actualización de Matrices: La programación precisa de la conductancia de los memristores requiere típicamente procesos iterativos de escritura-verificación (WVP) para compensar la estocasticidad y variabilidad de los dispositivos. En escenarios dinámicos, los costos de energía y latencia de estas actualizaciones frecuentes pueden anular los beneficios computacionales de la aceleración analógica.
2. Precisión en la Resolución Dinámica: Los resolvedores híbridos analógico-digitales existentes sufren de sobrecargas de transferencia de datos debido a las repetidas conversiones de analógico-a-digital (AD) y digital-a-analógico (DA). Por el contrario, los resolvedores totalmente analógicos son sensibles a las variaciones de los dispositivos y a las imperfecciones del circuito, lo que dificulta la resolución de alta precisión sin abordar las demandas específicas de matrices que cambian frecuentemente.

Metodología
Los autores proponen un sistema de computación iterativa analógica basada en memristores (mAIC) diseñado para resolver ecuaciones matriciales dinámicas de manera eficiente y precisa. El sistema integra dos innovaciones centrales:

1. Programación Predictiva de Un Solo Paso Compensada por Analógica (AC-PoP):

   • Para abordar el cuello de botella de actualización, los autores desarrollaron un esquema que reemplaza el WVP iterativo con un pulso predictivo único seguido de una compensación analógica.
   • Utilizando un modelo predictivo caracterizado de la respuesta del macro de memristores ($\Delta g = f(V)$), el sistema calcula un único pulso de programación para conducir al dispositivo hacia un estado de conductancia objetivo.
   • Debido a que la programación predictiva inevitablemente deja errores residuales debido a las variaciones de dispositivo a dispositivo (D2D) y ciclo a ciclo (C2C), el esquema emplea un mecanismo de compensación por etapas. El error residual se transfiere a los macros (o ciclos) subsiguientes donde se corrige, permitiendo actualizaciones de matrices precisas sin la latencia de la verificación iterativa.
   • Las actualizaciones de matrices con signo se manejan mediante un esquema de codificación diferencial ($G_N = G_+ - G_-$), donde las actualizaciones se clasifican como de magnitud únicamente o de reversión de signo para optimizar las operaciones de set/reset.

2. Resolvedor de Retroalimentación Analógica de Tiempo Continuo:

   • El sistema mAIC implementa una arquitectura iterativa totalmente analógica para resolver las ecuaciones matriciales directamente en el dominio analógico.
   • La ecuación matricial se convierte en una forma iterativa ($x_{i+1} = Bx_i + f$). La matriz de iteración $B$ se realiza utilizando múltiples matrices de conductancia escaladas por amplificadores de transimpedancia (TIA).
   • El sistema opera como un circuito de retroalimentación de lazo cerrado donde la salida de la MVM se suma con el término vectorial $f$ y se retroalimenta como la entrada para la siguiente iteración. Esto permite la convergencia en tiempo continuo sin las repetidas conversiones AD/DA.
   • La plataforma de hardware utiliza macros de memristores de TaOx 1T1R (un transistor-un resistor) de 1-Kb fabricados en fundición e integrados con circuitería CMOS, incluyendo microcontroladores, puertas de transferencia y sumadores analógicos.

Contribuciones Clave

• Esquema AC-PoP: Una estrategia de programación novedosa que permite actualizaciones de matrices dinámicas precisas, de baja latencia y eficientes energéticamente en dispositivos de memristores imperfectos, reduciendo la necesidad de ciclos de escritura-verificación iterativos.
• Sistema mAIC Integrado: Una demostración de hardware que combina AC-PoP con un resolvedor de tiempo continuo, logrando una precisión comparable al software para cargas de trabajo dinámicas.
• Análisis de Escalabilidad: Una evaluación de una estrategia de mapeo por bloques para ecuaciones matriciales dispersas de gran escala, demostrando cómo el sistema puede manejar problemas de SLAM a gran escala mitigando las no-idealidades del circuito como la caída de IR (IR-drop).

Resultados
El sistema fue validado utilizando macros de memristores fabricados en fundición tanto en tareas robóticas simuladas como en el mundo real:

• Eficiencia de Actualización: En comparación con el WVP convencional, el esquema AC-PoP redujo la energía de actualización de la matriz en 101 veces y la latencia en 345 veces, manteniendo una precisión de actualización comparable.
• Optimización del Backend de SLAM: En una tarea de localización SLAM derivada del conjunto de datos KITTI, el sistema mAIC logró un error de mapeo de conductancia relativa de 0.09% (en 3 ciclos de compensación) y un error de solución medio de $4.57 \times 10^{-4}$. La trayectoria reconstruida tuvo un error de traslación de 0.49%, comparable al error de 0.39% de un resolvedor directo basado en CPU.
• Planificación de Rutas en el Mundo Real: En un experimento físico de un robot móvil que involucra replanificación dinámica en un entorno cambiante, el sistema mAIC logró una reducción de 4.4 veces en la latencia de procesamiento y una reducción de 627.9 veces en el consumo de energía en comparación con una plataforma NVIDIA Jetson. El sistema mantuvo un error de solución absoluto promedio de aproximadamente $1.85 \times 10^{-3}$ durante 40 pasos de replanificación.
• Escalabilidad: Las simulaciones SPICE de tareas de SLAM a gran escala utilizando una estrategia de mapeo de bloques de filas mostraron que el sistema podía converger dentro de 19.8 μs por resolución con una pérdida de precisión mínima respecto a las referencias digitales, incluso a medida que aumentaban las escalas de las matrices.

Significancia y Reivindicaciones
El artículo afirma que este trabajo hace avanzar la computación basada en memristores de un paradigma predominantemente de aceleración de matrices estáticas hacia una computación analógica precisa y dinámicamente reconfigurable. Al resolver el cuello de botella crítico de las actualizaciones frecuentes de matrices mediante el esquema AC-PoP, los autores demuestran que la ACIM basada en memristores puede soportar la autonomía robótica en tiempo real con perfiles de energía y latencia superiores a los procesadores digitales de borde de última generación.

Los autores posicionan esta capacidad como una base para la futura inteligencia en el borde, sugiriendo que las actualizaciones dinámicas eficientes en el hardware memristivo podrían permitir la adaptación en línea, el aprendizaje in situ y la evolución continua de modelos en respuesta a entornos físicos. El trabajo no pretende resolver todos los desafíos de la computación con memristores, sino que aborda específicamente la transición de cargas de trabajo estáticas a dinámicas, proporcionando un camino viable hacia chips mAIC totalmente integrados para aplicaciones complejas de AMR.