⚡ ingeniería eléctrica

Projected Disc-type Phase-change Memory for Analog In-Memory Computing

Este artículo presenta una arquitectura compacta de memoria de cambio de fase de tipo disco proyectado que supera las compensaciones tradicionales en la computación en memoria al combinar un volumen de conmutación ultra-confinado con una película delgada no aislante para lograr una alta precisión (aproximándose a 6 bits), baja conductancia y eficiencia energética utilizando materiales convencionales.

Autores originales: Ghazi Sarwat Syed, Loris Coccia, Vara Jonnalagadda, Antonio Mio, Asit Ray, Matthew Breitwisch, Abu Sebastian

Publicado 2026-11-02

📖 5 min de lectura🧠 Análisis profundo

CC BY 4.0

Autores originales: Ghazi Sarwat Syed, Loris Coccia, Vara Jonnalagadda, Antonio Mio, Asit Ray, Matthew Breitwisch, Abu Sebastian

Artículo original bajo licencia CC BY 4.0 (https://creativecommons.org/licenses/by/4.0/). ✨ Esta es una explicación generada por IA del artículo a continuación. No ha sido escrita ni avalada por los autores. Para mayor precisión técnica, consulte el artículo original. Leer descargo de responsabilidad completo

Las computadoras modernas son increíblemente rápidas para mover datos, pero a menudo tienen dificultades cuando se les pide realizar los cálculos masivos y repetitivos requeridos por la inteligencia artificial. Esto se debe a que los diseños de computación tradicionales separan la memoria, donde se almacena la información, del procesador, donde se realizan los cálculos. Cada vez que se necesita un cálculo, los datos deben viajar de ida y vuelta entre estos dos lugares, un proceso que consume una cantidad significativa de energía y ralentiza todo. Para resolver esto, los científicos están desarrollando un nuevo enfoque llamado computación en memoria, donde la propia memoria actúa como la calculadora. Una tecnología prometedora para esto es la memoria de cambio de fase, que utiliza un material especial que puede cambiar entre dos estados: un estado amorfo desordenado que resiste el flujo de electricidad, y un estado cristalino ordenado que permite que la electricidad fluya fácilmente. Al controlar cuidadosamente qué tanta parte de este material se encuentra en cada estado, un solo dispositivo puede almacenar una gama de valores, de forma muy similar a un interruptor de regulación (dimmer) en lugar de un simple interruptor de encendido/apagado, lo que lo hace ideal para las complejas matemáticas utilizadas en las redes neuronales. Sin embargo, para que esta tecnología sea práctica, los dispositivos deben ser pequeños, eficientes y lo suficientemente precisos como para manejar miles de cálculos sin perder exactitud.

Un equipo de investigadores de IBM Research y el Consejo Nacional de Investigación de Italia ha introducido un nuevo diseño para estos dispositivos de memoria que equilibra con éxito estas necesidades contrapuestas. Crearon una estructura compacta que utiliza una capa muy fina de material de cambio de fase, sándwich entre un diminuto electrodo inferior y una capa de proyección especial no aislante. La innovación clave reside en cómo se dispone esta capa. En lugar de la forma vertical tradicional utilizada en la mayoría de los chips de memoria, que tiene apariencia de hongo, su diseño extiende el material activo de forma plana contra la capa de proyección. Cuando el dispositivo se reinicia a un estado de alta resistencia, una pequeña región del material se vuelve amorfa, pero la corriente aún fluye a través de la capa de proyección subyacente. Esta configuración permite que el dispositivo opere con una energía extremadamente baja mientras mantiene una amplia gama de niveles de conductancia distintos. Los investigadores descubrieron que esta geometría no solo reduce la corriente eléctrica necesaria para cambiar el dispositivo a menos de 100 microamperios, sino que también mantiene los valores de conductancia muy bajos, por debajo de los 50 microsiemens, lo cual es crucial para minimizar el consumo de energía durante los cálculos.

El equipo construyó prototipos de dispositivos utilizando un material estándar no dopado llamado germanio-antimonio-telurio, que se usa comúnmentamente en aplicaciones de memoria, demostrando que estas mejoras provienen de la forma física del dispositivo y no de productos químicos exóticos nuevos. Integraron estos prototipos en una cuadrícula de 10 por 8 celdas, cada una controlada por un transistor, para probar qué tan bien podían realizar tareas del mundo real. Los resultados fueron impactantes. El nuevo diseño permitió que los dispositivos fueran programados con alta precisión, logrando una exactitud computacional que se acerca a los seis bits. Esto significa que los dispositivos pueden distinguir de manera confiable entre muchos niveles diferentes de conductancia, un requisito para realizar operaciones matemáticas complejas sin errores. En contraste, los diseños más antiguos suelen tener dificultades con el ruido y la inestabilidad, lo que limita su exactitud a solo tres o cuatro bits. La nueva arquitectura suprime eficazmente las fluctuaciones aleatorias en la conductancia que suelen afectar a estos materiales, asegurando que los valores almacenados permanezcan estables a lo largo del tiempo y a través de diferentes temperaturas.

Más allá de ser precisos, los dispositivos mostraron una estabilidad notable. Cuando los investigadores probaron cómo cambiaba la conductancia a lo largo del tiempo, encontraron que la deriva, o el desplazamiento lento de los valores, se redujo en un factor de veinte en comparación con los diseños tradicionales. Esta estabilidad es vital porque significa que la computadora no necesita corregir constantemente sus propios cálculos, ahorrando aún más energía. Los dispositivos también demostraron la capacidad de soportar más de un millón de ciclos de conmutación sin degradarse, un nivel de durabilidad que excede los requisitos de la mayoría de las aplicaciones de memoria. Los investigadores verificaron estos hallazgos midiendo los dispositivos a diversas temperaturas y utilizando microscopía electrónica avanzada para mirar dentro del material, confirmando que la estructura atómica permaneció intacta y ordenada incluso después de conmutaciones repetidas. Observaron que los granos cristalinos dentro del material se alineaban en un patrón específico y estratificado, lo que ayuda a explicar por qué el dispositivo funciona tan bien.

Las implicaciones de este trabajo se extienden más allá de un solo experimento. Los investigadores demostraron que su diseño es compatible con los procesos de fabricación estándar utilizados para fabricar chips de computadora, lo que sugiere que podría escalarse para la producción masiva. También demostraron que, al refinar aún más el diseño, como hacer que el electrodo inferior penetre en la pila de material para crear un contacto de borde, podrían reducir la corriente de programación aún más, hasta alrededor de los 50 microamperios. Este nivel de eficiencia, combinado con la alta precisión y estabilidad, marca un paso significativo hacia la realización de la computación en memoria. Aunque la tecnología se encuentra todavía en la etapa de prueba de concepto, la capacidad de realizar cálculos complejos con un consumo de energía tan bajo y una alta precisión sugiere un futuro donde los sistemas de inteligencia artificial puedan funcionar de forma más rápida y eficiente, potencialmente en dispositivos que sean mucho más pequeños y consuman menos energía de lo que están disponibles hoy en día. El trabajo confirma que, mediante la ingeniería cuidadosa de la forma física de las celdas de memoria, es posible superar las compensaciones fundamentales que durante mucho tiempo han frenado esta prometedora tecnología.

Resumen Técnico: Memoria de Cambio de Fase tipo Disco Proyectado para Computación Analógica en Memoria

Planteamiento del Problema
Las tecnologías de memoria resistiva, particularmente la Memoria de Cambio de Fase (PCM), ofrecen un potencial significativo para la computación analógica en memoria (IMC), específicamente para la inferencia de redes neuronales profundas donde la multiplicación de matriz-vector (MVM) es dominante. Sin embargo, lograr una arquitectura de dispositivo que alcance simultáneamente una alta precisión computacional, eficiencia energética y densidad de integración ha permanecido elusivo debido a las compensaciones inherentes. Los desafíos clave incluyen:

Altas Corrientes de Programación: Reducir la corriente de escritura es esencial para escalar los dispositivos selectores y las celdas unitarias, pero reducir simplemente el volumen del material de cambio de fase suele degradar el comportamiento analógico y aumentar la complejidad de fabricación.
Altos Valores de Conductancia: Mantener una baja conductancia en todas las configuraciones de fase es necesario para reducir el consumo de energía durante la MVM y mitigar las no idealidades como las caídas de voltaje parásitas.
No Idealidades Temporales: La deriva de conductancia intrínseca y el ruido de lectura limitan la precisión numérica alcanzable durante la programación y la computación.
Alineación de la Proyección: La supresión de las no idealidades mediante la proyección (mapeando el volumen amorfo sobre un revestimiento no aislante) es más efectiva cuando el revestimiento está alineado de forma completa y uniforme con el material activo, una configuración difícil de lograr en los dispositivos verticales convencionales de tipo "mushroom" optimizados para la densidad en lugar de la alineación de la proyección.

Metodología
Los autores introducen y demuestran una arquitectura de dispositivo PCM compacta de "Disco Proyectado" diseñada para abordar estas compensaciones manteniendo la compatibilidad con los procesos de fabricación convencionales.

Arquitectura del Dispositivo: El diseño presenta una película de material de cambio de fase (PCM) ultra delgada (aprox. 5 nm) sándwich entre un electrodo inferior confinado y un espaciador dieléctrico. Crucialmente, un revestimiento de proyección ultra delgado y no aislante (carbono amorfo, 3 nm) se extiende por toda la extensión lateral del dispositivo debajo del PCM. El contacto eléctrico se realiza lateralmente mediante un electrodo superior que envuelve el borde del PCM.
Principio de Funcionamiento: Un pulso RESET corto de alta corriente amorfiza una región cilíndrica del PCM adyacente al electrodo inferior. La conductancia total del dispositivo está determinada por la combinación en paralelo del volumen de PCM amorfo y el revestimiento de proyección subyacente. La geometría crea una dependencia logarítmica inversa de la conductancia respecto al radio amorfo ( $G \propto 1/\log(u_a)$ ), lo que permite una alta sensibilidad a pequeñas variaciones en el radio amorfo cuando el radio está cerca del radio del electrodo inferior.
Fabricación: Se fabricaron prototipos de dispositivos utilizando GST (Ge $_2$ Sb $_2$ Te $_5$ ) estándar y sin dopar, los cuales fueron integrados con transistores n-MOS como selectores en un nodo de 180 nm. El estudio utilizó tanto electrodos inferiores planos como electrodos inferiores "no planarisados" que penetran directamente en la pila del dispositivo para minimizar el área de contacto y mejorar el confinamiento térmico.
Caracterización: Los dispositivos fueron probados en un arreglo de crossbar de 10 $\times$ 8. La caracterización incluyó esquemas de programación iterativos para apuntar a estados de conductancia específicos, pruebas de retención a temperaturas elevadas (85 °C), ciclos de resistencia (hasta 1 millón de ciclos) y medición de las variaciones temporales de conductancia (deriva y ruido de lectura).
Modelado: Se desarrolló un modelo analítico que incorpora las propiedades de los materiales en volumen e interfaz y parámetros geométricos para describir las características del dispositivo, validado mediante simulaciones de método de elementos finitos (FEM) y datos experimentales.

Contribuciones Clave

Concepto de Dispositivo Novedoso: La introducción de una arquitectura de tipo disco proyectado que minimiza el volumen activo del PCM mientras mejora la eficiencia de la proyección a través de una conexión física continua a un revestimiento no aislante.
Baja Corriente y Conductancia: Demostración de corrientes de programación por debajo de 100 $\mu$ A (específicamente alcanzando ~50–90 $\mu$ A en estructuras optimizadas) y valores de conductancia por debajo de 50 $\mu$ S, logrados utilizando GST convencional sin composiciones de materiales exóticos.
Supresión de No Idealidades: Reducción significativa de las fluctuaciones temporales de la conductancia. La arquitectura suprime la deriva de la conductancia (los coeficientes de deriva se redujeron hasta en un factor de 20 en comparación con los dispositivos tipo mushroom) y el ruido de lectura.
Alta Precisión Computacional: Validación de la capacidad del dispositivo para aritmética analógica de alta precisión, logrando una precisión computacional efectiva que supera los 5 bits en operaciones MVM implementadas en hardware.

Resultos Experimentales

Eficiencia de Programación: Los dispositivos lograron un continuo de estados analógicos con una reducción de la corriente de inicio de ~500 $\mu$ A (tipo mushroom) a 90 $\mu$ A. El diseño de electrodo inferior "no planarisado" redujo aún más la corriente de programación a ~50 $\mu$ A.
Ventana de Conductancia: Los dispositivos mantuvieron una gran ventana de programación (>10x) mientras lograban una conductancia de SET más de 10 veces menor en comparación con los dispositivos convencionales.
Deriva y Ruido:
- Los coeficientes de deriva ( $\nu_{eff}$ ) para los estados RESET fueron significamente suprimidos, con un valor mediano de 0.006 en estructuras optimizadas.
- El ruido de lectura ( $\sigma_G$ ) se redujo, lo que condujo a una mejora de la relación señal-ruido (SNR) de 4 $\times$ en comparación con los dispositivos GST tipo mushroom.
- La energía de activación efectiva ( $E_{a,eff}$ ) del dispositivo se acercó a la del revestimiento, indicando una dependencia de la temperatura suprimida en comparación con el PCM amorfo (0.29 eV).
Resistencia (Endurance): Los dispositivos demostraron una programación confiable durante más de 1 millón de ciclos, lo que representa una mejora de 100 $\times$ sobre las composiciones de GST sin dopar, atribuido al confinamiento físico que suprime la segregación elemental.
Desempeño de MVM: Los experimentos de MVM implementados en hardware utilizando un esquema de programación iterativo con un margen de error del 1% resultaron en una precisión computacional efectiva de más de 5 bits. Los estados con proyección fuerte alcanzaron una precisión superior a 6 bits.

Significancia y Reivindicaciones
El artículo afirma que esta arquitectura de tipo disco proyectado proporciona una vía viable hacia la computación en memoria basada en memoria resistiva de bajo consumo y alta densidad. Al desacoplar la reducción de la corriente de programación de la degradación del comportamiento analógico, el diseño permite:

Escalabilidad: La capacidad de reducir el radio del electrodo inferior reduce proporcionalmente la huella del dispositivo, alineándose con la escala de litografía.
Precisión: La supresión de las no idealidades temporales (deriva y ruido) es crítica para lograr la alta precisión numérica requerida para la inferencia de redes neuronales profundas, superando los típicos 3–4 bits reportados en sistemas de memoria computacional de vanguardia.
Integración: El uso de materiales estándar (GST sin dopar) y la compatibilidad con procesos de retroceso de línea de fabricación (BEOL) y selectores CMOS hacen que el concepto sea adecuado para la integración industrial a gran escala.

Los autores concluyen que, si bien es posible realizar más mejoras mediante la optimización de materiales (por ejemplo, superredes) y el escalado geométrico (películas de menos de 3 nm), la demostración actual con materiales convencionales establece una base sólida para la IMC analógica.

Más como este