現代のコンピュータはデータの移動に関しては非常に高速ですが、人工知能に求められる大規模で反復的な計算を行う際には、しばしば苦戦を強いられます。これは、従来のコンピュータ設計では、情報の保存場所であるメモリと、計算を行う場所であるプロセッサが分離されているためです。計算が必要になるたびに、データはこの2つの場所の間を行き来しなければならず、このプロセスが多大なエネルギーを消費し、処理速度を低下させます。これを解決するために、科学者たちは「インメモリ・コンピューティング」と呼ばれる新しいアプローチを開発しています。これは、メモリ自体が計算機として機能するというものです。この技術の有望な一つとして、相変化メモリがあります。これは、電気の流れを阻害する無秩序なアモルファス（非晶質）状態と、電気を容易に流す規則的な結晶状態の間で切り替わることができる特殊な材料を使用しています。この材料がそれぞれの状態でどの程度存在するかを注意深く制御することで、単一のデバイスが、単純なオン・オフのライトというよりも、調光スイッチのように幅広い値を保持できるようになります。これは、ニューラルネットワークで使用される複雑な数学的演算に理想的です。しかし、この技術が実用的になるためには、デバイスが小型で効率的であり、精度を失うことなく数千回の計算を処理できるほど精密である必要があります。
IBMリサーチとイタリア国立研究評議会の研究チームは、これらの相反するニーズをうまくバランスさせた、これらメモリデバイスの新設計を導入しました。彼らは、非常に薄い相変化材料を、小さなボトム電極と特殊な非絶縁性の投影層の間に挟み込んだコンパクトな構造を作り上げました。鍵となる革新は、この層の配置方法にあります。ほとんどのメモリチップで使用されている伝統的な垂直形状（キノコのような形）ではなく、彼らの設計では、活性物質を投影層に対して平らに広げています。デバイスが高抵抗状態にリセットされる際、材料の一部はアモルファスになりますが、電流は依然として下層の投影層を通じて流れます。この構成により、デバイスは極めて低いエネルギーで動作しながら、広範囲の明確なコンダクタンス（導電率）レベルを維持することができます。研究者たちは、この幾何学的形状によって、デバイスを切り替えるために必要な電流を100マイクロアンペア未満に抑えられるだけでなく、コンダクタンス値を50マイクロジーメンス以下という非常に低い値に保てることを見出しました。これは、計算中のエネルギー消費を最小限に抑えるために極めて重要です。
チームは、メモリ用途で一般的に使用されているゲルマニウム・アンチモン・テルルという未添加の標準的な材料を用いてプロトタイプデバイスを製作し、これらの改善が特殊な新化学物質によるものではなく、デバイスの物理的な形状によるものであることを証明しました。彼らはこれらのプロトタイプを、トランジスタによって制御される10×8セルのグリッドに統合し、現実世界のタスクをどの程度遂行できるかをテストしました。その結果は驚くべきものでした。この新設計により、デバイスは高い精度でプログラム可能となり、6ビットに迫る計算精度を実現しました。これは、デバイスが多くの異なるコンダクタンスレベルを確実に識別できることを意味しており、誤差なく複雑な数学的操作を実行するための要件です。対照的に、古い設計ではノイズや不安定性に苦しみ、精度がわずか3ビットまたは4ビットに制限されることがよくあります。新しいアーキテクチャは、これらの材料に特有のコンダクタンスのランダムな変動を効果的に抑制し、保存された値が時間や温度の変化に関わらず安定していることを保証します。
精密であるだけでなく、デバイスは驚異的な安定性も示しました。研究者が時間の経過に伴うコンダクタンスの変化をテストしたところ、従来の設計と比較して、ドリフト（値の緩やかな変化）が20分の1に減少していることがわかりました。この安定性は、コンピュータが計算を常に修正する必要がないことを意味するため、さらなるエネルギー節約につながります。また、デバイスは100万回以上のスイッチング・サイクルを経ても劣化することなく耐え抜く能力を示し、これはほとんどのメモリ用途の要求水準を超える耐久性です。研究者たちは、さまざまな温度でデバイスを測定し、高度な電子顕微鏡を使用して材料の内部を観察することで、これらの知見を検証しました。これにより、繰り返しの切り替え後も原子構造が完全かつ秩序ある状態を維持していることが確認されました。彼らは、材料内の結晶粒が特定の層状パターンに整列していることを観察しており、これがデバイスの優れた性能の理由であると考えています。
この研究の影響は、単一の実験にとどまりません。研究者たちは、彼らの設計がコンピュータチップの製造に使用される標準的な製造プロセスと互換性があることを示し、大量生産へのスケールアップが可能であることを示唆しました。また、ボトム電極を材料スタックに貫通させてエッジ接触を作るなど、設計をさらに改良することで、プログラミング電流をさらに低い約50マイクロアンペアまで下げられることも示しました。このレベルの効率性は、高い精度と安定性と相まって、インメモリ・コンピューティングを現実のものにするための重要な一歩となります。この技術はまだ概念実証の段階にありますが、これほど低い電力で高精度な複雑な計算を実行できる能力は、人工知能システムがより高速かつ効率的に、おそらく現在利用可能なものよりもはるかに小型で消費電力の少ないデバイス上で動作する未来を示唆しています。この研究は、メモリセルの物理的な形状を注意深く設計することで、この有望な技術を長らく阻んできた根本的なトレードオフを克服できることを裏付けています。
技術要約：アナログ・インメモリ・コンピューティングに向けた投影型ディスク型相変化メモリの予測
問題提起
抵抗変化型メモリ技術、特に相変化メモリ（PCM）は、行列ベクトル積（MVM）が支配的となるディープニューラルネットワークの推論において、アナログ・インメモリ・コンピューティング（IMC）への大きな可能性を秘めている。しかし、高い計算精度、エネルギー効率、および集積密度を同時に実現するデバイスアーキテクチャを実現することは、固有のトレードオフが存在するため、依然として困難な課題となっている。主な課題は以下の通りである：
- 高いプログラミング電流： セレクタデバイスやユニットセルのスケーリングダウンには書き込み電流の低減が不可欠であるが、単に相変化材料の体積を減らすだけでは、アナログ挙動が劣化し、製造の複雑さが増大する。
- 高いコンダクタンス値： MVM中のエネルギー消費を抑え、寄生電圧降下などの非理想性を緩和するためには、すべての相構成において低いコンダクタンス値を維持する必要がある。
- 時間的非理想性： 本質的なコンダクタンス・ドリフトとリードノイズが、プログラミングおよび計算における数値精度を制限する。
- 投影の整合性： 投影（アモルファス体積を非絶縁性ライナー上にマッピングすること）による非理想性の抑制は、ライナーが能動材料と完全かつ均一に整列している場合に最も効果的であるが、高密度化よりも投影の整合性に最適化された従来のマッシュルーム型垂直デバイスでは、この構成を実現することが困難である。
手法
著者らは、従来の製造プロセスとの互換性を維持しながら、これらのトレードオフに対処するように設計された、コンパクトな「投影型ディスク型（Projected Disc-type）」PCMデバイスアーキテクチャを導入し、実証した。
- デバイスアーキテクチャ： この設計は、閉じ込められたボトム電極と誘電体スペーサーの間に挟まれた極薄の相変化材料（PCM）薄膜（約5 nm）を特徴とする。決定的なのは、極薄の非絶縁性投影ライナー（アモルファスカーボン、3 nm）が、PCMの下方のデバイス全幅にわたって広がっている点である。電気的接触は、PCMのエッジを包み込むトップ電極を介して横方向に形成される。
- 動作原理： 短い高電流のRESETパルスにより、ボトム電極に隣接するPCMの円筒領域をアモルファス化する。デバイスの総コンダクタンスは、アモルファスPCM体積と下層の投影ライナーの並列結合によって決定される。この幾何学的形状により、アモルファス半径がボトム電極半径に近い場合、コンダクタンスはアモルファス半径に対して逆対数依存性（G∝1/log(ua)）を持つ。これにより、アモルファス半径の微小な変化に対して高い感度を実現できる。
- 製造： プロトタイプデバイスは、標準的な未ドープのGe2Sb2Te5（GST）を用いて製造され、180 nmノードのn-MOSトランジスタをセレクタとして統合された。本研究では、接触面積を最小限に抑え熱閉じ込めを強化するために、平面的なボトム電極と、デバイススタックに直接貫入する「非平坦化（unplanarized）」ボトム電極の両方を用いた。
- 特性評価： デバイスは10 × 8のクロスバーアレイでテストされた。特性評価には、特定のコンダクタンス状態をターゲットとした反復プログラミングスキーム、高温（85°C）での保持テスト、エンデュランス・サイクリング（最大100万サイクル）、および時間的なコンダクタンス変動（ドリフトおよびリードノイズ）の測定が含まれる。
- モデリング： バルクおよび界面の材料特性と幾何学的パラメータを組み込んだ解析モデルが開発され、有限要素法（FEM）シミュレーションおよび実験データによって検証された。
主な貢献
- 新規デバイスコンセプト： 非絶縁性ライナーとの連続的な物理的接続を通じて、能動的なPCM体積を最小限に抑えつつ、投影効率を高める投影型ディスク型アーキテクチャの導入。
- 低電流および低コンダクタンス： 特殊な材料組成を用いることなく、プログラミング電流を100 μA以下（最適化された構造では~50–90 μAに到達）に、コンダクタンス値を50 μS以下に抑えることを実証。
- 非理想性の抑制： 時間的なコンダクタンス変動を大幅に低減。このアーキテクチャは、コンダクタンス・ドリフト（マッシュルーム型デバイスと比較してドリフト係数を最大20分の1に低減）およびリードノイズを抑制する。
- 高い計算精度： ハードウェア実装されたMVM操作において、5ビットを超える有効計算精度を達成し、高精度なアナログ演算能力を検証。
実験結果
- プログラミング効率： デバイスは、オンセット電流を従来のマッシュルーム型（
500 μA）から90 μAへと低減させ、アナログ状態の連続性を達成した。「非平坦化」ボトム電極設計により、プログラミング電流はさらに50 μAまで低減した。
- コンダクタンス窓： デバイスは大きなプログラミング窓（>10倍）を維持しつつ、従来のデバイスと比較して10倍以上低いSETコンダクタンスを実現した。
- ドリフトおよびノイズ：
- RESET状態のドリフト係数（νeff）は大幅に抑制され、最適化された構造では中央値0.006となった。
- リードノイズ（σG）が低減され、マッシュルーム型GSTデバイスと比較して4倍の信号対雑音比（SNR）向上を実現した。
- デバイスの有効活性化エネルギー（Ea,eff）はライナーの特性に近づき、アモルファスPCM（0.29 eV）と比較して温度依存性が抑制されていることが示された。
- エンデュランス（耐久性）： デバイスは100万サイクルのプログラミングを安定して行い、これは未ドープGST組成に対して100倍の改善であり、元素偏析を抑制する物理的閉じ込めによるものである。
- MVM性能： 1%の誤差許容範囲を持つ反復プログラミングスキームを用いたハードウェア実装MVM実験において、5ビットを超える有効計算精度が得られた。強い投影を実現した状態では、6ビットを超える精度を達成した。
意義および主張
本論文は、この投影型ディスク型アーキテクチャが、低電力かつ高密度な抵抗変化型メモリベースのインメモリ・コンピューティングへの実行可能な経路を提供すると主張している。この設計により、プログラミング電流の低減とアナログ挙動の劣化を切り離すことができ、以下を実現する：
- スケーラビリティ： ボトム電極半径の低減がデバイスフットプリントの低減に比例するため、リソグラフィのスケーリングに適合する。
- 精度： 時間的非理想性（ドリフトおよびノイズ）の抑制は、ディープニューラルネットワークの推論に必要な高い数値精度を達成するために極めて重要であり、最先端の計算メモリシステムで報告されている典型的な3〜4ビットを超えている。
- 統合性： 標準的な材料（未ドープGST）の使用と、バックエンド・オブ・ライン（BEOL）プロセスおよびCMOSセレクタとの互換性により、本コンセプトは大規模な産業的統合に適している。
著者らは、材料の最適化（超格子など）や幾何学的スケーリング（3 nm未満の薄膜）によるさらなる改善が可能であるとしつつも、従来の材料を用いた現在のデモンストレーションは、アナログIMCのための強固な基盤を確立するものであると結論付けている。
毎週最高の 電気工学 論文をお届け。
スタンフォード、ケンブリッジ、フランス科学アカデミーの研究者に信頼されています。
受信トレイを確認して登録を完了してください。
問題が発生しました。もう一度お試しください。
スパムなし、いつでも解除可能。
週刊ダイジェスト — 最新の研究をわかりやすく。登録