⚛️ quantum physics

Demonstration of low-overhead quantum error correction codes

लॉन्ग-रेंज कपलर वाले 32-क्यूबिट सुपरकंडक्टिंग प्रोसेसर का उपयोग करते हुए, लेखक दो विशिष्ट क्वांटम लो-डेंसिटी पैरिटी-चेक (qLDPC) कोड्स को सफलतापूर्वक लागू करके और उनके प्रदर्शन को मापकर, कम-ओवरहेड क्वांटम एरर करेक्शन की व्यवहार्यता को प्रदर्शित करते हैं।

मूल लेखक: Ke Wang, Zhide Lu, Chuanyu Zhang, Gongyu Liu, Jiachen Chen, Yanzhe Wang, Yaozu Wu, Shibo Xu, Xuhao Zhu, Feitong Jin, Yu Gao, Ziqi Tan, Zhengyi Cui, Ning Wang, Yiren Zou, Aosai Zhang, Tingting Li, Fanh

प्रकाशित 2026-01-27

📖 5 मिनट में पढ़ें🧠 गहराई से पढ़ें

CC BY 4.0

मूल लेखक: Ke Wang, Zhide Lu, Chuanyu Zhang, Gongyu Liu, Jiachen Chen, Yanzhe Wang, Yaozu Wu, Shibo Xu, Xuhao Zhu, Feitong Jin, Yu Gao, Ziqi Tan, Zhengyi Cui, Ning Wang, Yiren Zou, Aosai Zhang, Tingting Li, Fanhao Shen, Jiarun Zhong, Zehang Bao, Zitian Zhu, Yihang Han, Yiyang He, Jiayuan Shen, Han Wang, Jia-Nan Yang, Zixuan Song, Jinfeng Deng, Hang Dong, Zheng-Zhi Sun, Weikang Li, Qi Ye, Si Jiang, Yixuan Ma, Pei-Xin Shen, Pengfei Zhang, Hekang Li, Qiujiang Guo, Zhen Wang, Chao Song, H. Wang, Dong-Ling Deng

मूल पेपर CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/) के तहत लाइसेंस किया गया है। ✨ नीचे दिए गए पेपर की यह व्याख्या AI से तैयार की गई है। इसे लेखकों ने न तो लिखा है, न इसका समर्थन किया है। तकनीकी सटीकता के लिए मूल पेपर देखें। पूरा डिस्क्लेमर पढ़ें

कल्पना कीजिए कि आप एक तूफानी समुद्र के पार एक नाजुक संदेश भेजने की कोशिश कर रहे हैं। वह संदेश कांच (क्वांटम सूचना) से बना है (quantum information), और लहरें (त्रुटियाँ) उसे लगातार तोड़ने की कोशिश कर रही हैं। क्वांटम कंप्यूटिंग की दुनिया में, इस कांच को सुरक्षित रखना सबसे बड़ी चुनौती है।

लंबे समय से, वैज्ञानिक इस कांच को बचाने के लिए इसके चारों ओर एक विशाल, अतिरिक्त सुरक्षा वाला किला बनाने की कोशिश कर रहे हैं। इसे क्वांटम एरर करेक्शन (Quantum Error Correction) कहा जाता है। सबसे लोकप्रिय किले का डिज़ाइन, जिसे "सरफेस कोड" (surface code) के रूप में जाना जाता है, एक विशाल ग्रिड की तरह काम करता है। केवल एक कांच के टुकड़े (एक "लॉजिकल क्वबिट") को सुरक्षित करने के लिए, आपको भौतिक कांच के टुकड़ों (भौतिक क्वबिट्स) के एक विशाल वर्ग की आवश्यकता होती है। यह एक मजबूत दीवार बनाने के लिए 100 ईंटों का उपयोग करने जैसा है। हालांकि यह काम करता है, लेकिन यह अविश्वसनीय रूप से महंगा और बर्बादी भरा है; एक छोटा घर बनाने के लिए ही आपको हजारों ईंटों की आवश्यकता होती है।

ब्रेकथ्रू: एक स्मार्ट ब्लूप्रिंट
झेजियांग यूनिवर्सिटी और सिंघुआ यूनिवर्सिटी की एक टीम का यह शोध पत्र, एक नया और बहुत अधिक कुशल ब्लूप्रिंट पेश करता है। उन्होंने केवल एक बड़ी दीवार नहीं बनाई; उन्होंने qLDPC कोड्स (विशेष रूप से "बाइवेरिएट बाइसिकल" कोड्स) का उपयोग करके पूरी वास्तुकला को ही फिर से डिजाइन किया है।

पुराने तरीके को ऐसे समझें जहाँ हर ईंट केवल अपने चार निकटतम पड़ोसियों से बात करती है। नया तरीका एक हाई-टेक शहर की तरह है जहाँ हर इमारत का दूर स्थित इमारतों से गुप्त, लंबी दूरी के सुरंगों के माध्यम से संबंध होता है। यह उन्हें एक मजबूत दीवार बनाने के लिए कम ईंटों का उपयोग करने की अनुमति देता है।

प्रयोग: "कुनलुन" प्रोसेसर
इसे टेस्ट करने के लिए, टीम ने कुनलुन (Kunlun) नामक एक नया सुपरकंडक्टिंग क्वांटम प्रोसेसर बनाया।

हार्डवेयर: कल्पना कीजिए कि एक शतरंज का बोर्ड है, लेकिन इसमें मोहरे केवल बगल वाले खानों में ही नहीं चलते, बल्कि उनके पास विशेष "लॉन्ग-रेंज कपलर" (जैसे अदृश्य पुल) हैं जो उन्हें बोर्ड के दूसरी ओर के मोहरों से बात करने देते हैं। वे 32 क्वबिट्स (सूचना की बुनियादी इकाइयाँ) को एक फ्लैट चिप पर एक जटिल, 3D-जैसे जाल में जोड़ने में सफल रहे।
परीक्षण: उन्होंने इस चिप का उपयोग दो अलग-अलग एरर-करेक्शन कोड चलाने के लिए किया:
1. एक डिस्टेंस-4 कोड जिसने केवल 18 भौतिक क्वबिट्स का उपयोग करके 4 लॉजिकल क्वबिट्स की रक्षा की।
2. एक डिस्टेंस-3 कोड जिसने 18 भौतिक क्वबिट्स का उपयोग करके 6 लॉजिकल क्वबिट्स की रक्षा की।

परिणाम: कम बर्बादी, बेहतर सुरक्षा
टीम ने पाया कि उनके नए "बाइसिकल" कोड अविश्वसनीय रूप से कुशल थे।

दक्षता लाभ: समान स्तर की सुरक्षा प्राप्त करने के लिए, पुराने "सरफेस कोड" के साथ उन्हें लगभग चार गुना अधिक भौतिक क्वबिट्स की आवश्यकता होती। उनके नए तरीके ने बहुत कम संसाधनों के साथ वही लक्ष्य हासिल किया।
प्रदर्शन: उन्होंने सिस्टम को कई चक्रों (जैसे एक धावक की निरंतरता देखने के लिए मैराथन चलाना) के माध्यम से चलाया। उन्होंने मापा कि कितनी बार "लॉजिकल" जानकारी दूषित हुई।
- 4-क्वबिट कोड के लिए, त्रुटि दर प्रति चक्र लगभग 8.9% थी।
- 6-क्वबिट कोड के लिए, त्रुटि दर प्रति चक्र लगभग 7.8% थी।

चुनौती: "ब्रेक-ईवन" पॉइंट
इस कहानी का ईमानदार हिस्सा यह है: हालांकि नए कोड अधिक कुशल हैं, लेकिन वे अभी तक पूर्ण नहीं हुए हैं।
वर्तमान में, "लॉजिकल" क्वबिट्स (सुरक्षित सूचना) अभी भी अपने आप में "भौतिक" क्वबिट्स (कच्चा हार्डवेयर) की तुलना में थोड़ी अधिक गलतियाँ कर रहे हैं। एरर करेक्शन की दुनिया में, इसे "ब्रेक-ईवन" पॉइंट तक न पहुँच पाना कहा जाता है।

इसे एक नए प्रकार के लाइफ जैकेट की तरह समझें। यह नया लाइफ जैकेट पुराने भारी जैकेटों की तुलना में बहुत हल्का और कम जगह घेरता है (उच्च दक्षता), लेकिन यह अभी भी तूफान में आपको पूरी तरह से सूखा नहीं रख पाता है (त्रुटि दर अभी भी कच्चे हार्डवेयर से थोड़ी अधिक है)। हालाँकि, यह शोध पत्र सिद्ध करता है कि यह डिज़ाइन काम करता है और यदि हम केवल हार्डवेयर को थोड़ा बेहतर बना दें (मजबूत पुल, स्पष्ट संकेत), तो यह नया डिज़ाइन अंततः पुराने भारी-भरकम डिजाइनों से काफी बेहतर प्रदर्शन करेगा।

यह क्यों महत्वपूर्ण है
यह शोध पत्र इसलिए महत्वपूर्ण है क्योंकि यह सिद्ध करता है कि हमें एक शक्तिशाली क्वांटम कंप्यूटर बनाने के लिए लाखों क्वबिट्स की आवश्यकता नहीं है। इन "लॉन्ग-रेंज" कनेक्शनों और स्मार्ट कोड्स का उपयोग करके, हम एक बहुत छोटा, अधिक प्रबंधनीय मशीन बना सकते है जो अपनी सूचना को प्रभावी ढंग से सुरक्षित रखता है। यह ईंटों के पहाड़ के बजाय कुछ अविश्वसनीय रूप से मजबूत, प्री-फैब्रिकेटेड स्टील बीम का उपयोग करके एक गगनचुंबी इमारत बनाने के बीच का अंतर है।

सारांश

समस्या: क्वांटम कंप्यूटर आसानी से टूट जाते हैं; उन्हें ठीक करने के लिए आमतौर पर बहुत अधिक संसाधनों की आवश्यकता होती है।
समाधान: एक नए प्रकार का कोड (बाइवेरिएट बाइसिकल) जो डेटा की रक्षा के लिए बहुत कम क्वबिट्स का उपयोग करते हुए लंबी दूरी के कनेक्शन का उपयोग करता है।
प्रमाण: टीम ने लॉन्ग-रेंज ब्रिज के साथ एक चिप (कुनलुन) बनाई और सफलतापूर्वक इन कोड्स को चलाया।
परिणाम: उन्होंने उच्च दक्षता (4 गुना कम ओवरहेड) हासिल की, लेकिन सुरक्षा को पूर्ण बनाने के लिए अभी भी हार्डवेयर की गुणवत्ता में सुधार की आवश्यकता है।

तकनीकी सारांश: कम-ओवरहेड क्वांटम एरर करेक्शन कोड का प्रदर्शन

समस्या विवरण
जबकि क्वांटम कंप्यूटर जटिल कम्प्यूटेशनल कार्यों में क्लासिकल मशीनों से आगे निकलने की क्षमता रखते हैं, क्वांटम सूचना की नाजुकता और त्रुटि-प्रवण (error-prone) क्वांटम संचालन एक बड़े पैमाने पर, फॉल्ट-टोलरेंट सिस्टम बनाने के निर्माण में एक महत्वपूर्ण बाधा प्रस्तुत करते हैं। फॉल्ट टॉलरेंस प्राप्त करने के लिए क्वांटम एरर करेक्शन (QEC) आवश्यक है, जो भौतिक क्वबिट्स (physical qubits) में लॉजिकल क्वबिट्स को रेडंडेंट तरीके से एनकोड करता है। हालाँकि, कई मौजूदा QEC कोड्स की एक महत्वपूर्ण सीमा है, विशेष रूप से व्यापक रूप से अध्ययन किए गए सरफेस कोड (surface code) की, जिसमें एनकोडिंग दक्षता कम होती है। सरफेस कोड्स में, एनकोडिंग दर $1/d^2$ (जहाँ $d$ कोड डिस्टेंस है) के रूप में स्केल करती है, जिससे बड़े पैमाने पर कार्यान्वयन के लिए अत्यधिक संसाधन ओवरहेड की आवश्यकता होती है। हालाँकि, क्वांटम लो-डेंसिटी पैरिटी-चेक (qLDPC) कोड्स, जैसे कि बाइवैरिएट बाइसिकल (BB) कोड्स, काफी उच्च एनकोडिंग दक्षता और तुलनीय एरर थ्रेशोल्ड प्रदान करते हैं, लेकिन उनका प्रयोगात्मक क्रियान्वयन कठोर हार्डवेयर आवश्यकताओं के कारण बाधित रहा है। विशेष रूप से, BB कोड्स को उच्च कनेक्टिविटी और भौतिक क्वबिट्स के बीच लंबी दूरी के कपलिंग की आवश्यकता होती है जो पारंपरिक दो-आयामी सुपरकंडक्टिंग आर्किटेक्चर की क्षमताओं से अधिक है।

कार्यप्रणाली (Methodology)
लेखक "कुनलुन" (Kunlun) पर दो लो-ओवरहेड qLDPC कोड्स के प्रयोगात्मक प्रदर्शन की रिपोर्ट करते हैं, जो एक नया 32-क्वबिट सुपरकंडक्टिंग प्रोसेसर है जिसमें लॉन्ग-रेंज कपल्ड ट्रांसमोन क्वबिट्स शामिल हैं।

हार्डवेयर आर्किटेक्चर: कुनलुन प्रोसेसर एक 32-क्वबिट स्क्वायर लैटिस का उपयोग करता है जिसमें 84 ट्यूनेबल कपलर हैं, जिनमें 6.5 मिमी तक फैली लॉन्ग-रेंज कनेक्शन भी शामिल हैं। यह डिज़ाइन एक टॉरस कनेक्टिविटी टोपोलॉजी का समर्थन करता है जिसमें अधिकतम क्वबिट डिग्री छह है, जिसे ओवरलैपिंग कपलर और एयर-ब्रिज के माध्यम से प्राप्त किया गया है ताकि एक प्लेनर आर्किटेक्चर पर मल्टी-कपलर क्रॉसओवर्स की अनुमति मिल सके।
लागू किए गए कोड्स:
1. डिस्टेंस-4 बाइवैरिएट बाइसिकल (BB) कोड: पैरामीटर्स $[[18, 4, 4]]$ , जो 18 डेटा क्वबिट्स में 4 लॉजिकल क्वबिट्स को एनकोड करता है जिसमें 14 चेक क्वबिट्स हैं।
2. डिस्टेंस-3 qLDPC कोड: पैरामीटर्स $[[18, 6, 3]]$ , जो 18 डेटा क्वबिट्स में 6 लॉजिकल क्वबिट्स को एनकोड करता है जिसमें 12 चेक क्वबिट्स हैं।
प्रयोगात्मक प्रोटोकॉल: टीम ने नॉनलोकल वेट-6 स्टेबलाइजर्स को मापने के लिए कुशल सिंड्रोम एक्सट्रैक्शन सर्किट निष्पादित किए। इस सर्किट में डेटा क्वबिट्स को इनिशियलाइज़ करना, सिंगल-क्वबिट गेट्स (डीफेजिंग को कम करने के लिए डायनामिकल डीकप्लिंग सहित) के साथ इंटरलीव्ड सात लेयर्स ऑफ CZ गेट्स को परफॉर्म करना, और चेक क्वबिट्स को रीड आउट करना शामिल है।
एरर कैरेक्टराइजेशन: प्रोसेसर ने पैरेलल सिंगल-क्वबिट गेट्स के लिए 99.95% और पैरेलल CZ गेट्स (लोकल और लॉन्ग-रेंज दोनों) के लिए 99.22% की औसत फिडेलिटी प्रदर्शित की। टू-स्टेट के लिए रीडआउट एरर 1.6% और थ्री-स्टेट डिस्क्रिमिनेशन के लिए 6.6% मापा गया।
डिकोडिंग: एरर सिंड्रोम्स को सर्किट-आधारित नॉइज़ मॉडल तक विस्तारित 'बलीफ प्रोपेगेशन विद ऑर्डर्ड स्टैटिस्टिक्स डिकोडर' (BP-OSD) का उपयोग करके डिकोड किया गया। लॉजिकल एरर रेट्स की गणना कई चक्रों में सुधारा गया लॉजिकल स्टेट की तुलना प्रारंभिक एनकोडेड स्टेट से करके की गई।

मुख्य परिणाम

लॉजिकल एरर रेट्स:
- डिस्टेंस-4 BB कोड के लिए, प्रति लॉजिकल क्वबिट प्रति साइकिल लॉजिकल एरर रेट $(8.91 \pm 0.17)\%$ मापा गया।
- डिस्टेंस-3 qLDPC कोड के लिए, प्रति लॉजिकल क्वबिट प्रति साइकिल लॉजिकल एरर रेट $(7.77 \pm 0.12)\%$ था।
स्टेबलाइजर परफॉरमेंस: वेट-6 स्टेबलाइजर्स को मापने में औसत प्रयोगात्मक एरर $(8.1 \pm 2.8)\%$ अनुमानित किया गया। एरर की डिटेक्शन प्रोबेबिलिटी (detection probability) को सरफेस कोड्स की तुलना में अधिक देखा गया (Z-टाइप स्टेबलाइजर्स के लिए लगभग 0.319 और X-टाइप के लिए 0.318), जिसका श्रेय स्टेबलाइजर्स की वेट-6 प्रकृति को दिया गया है।
एनकोडिंग एफिशिएंसी: लागू किए गए BB कोड ने 1/8 की एनकोडिंग दर प्राप्त की। लेखक नोट करते हैं कि चार डिस्टेंस-4 सरफेस कोड्स को लागू करने के लिए 124 भौतिक क्वबिट्स की आवश्यकता होगी, जो उनके डिस्टेंस-4 BB कार्यान्वयन (कुल 32 क्वबिट्स, 18 डेटा + 14 चेक) में उपयोग किए गए क्वबिट्स की संख्या से लगभग चार गुना अधिक है।
सिमुलेशन बनाम प्रयोग: वर्तमान भौतिक एरर रेट्स पर आधारित सिमुलेशन इंगित करते हैं कि लॉजिकल एरर रेट्स वर्तमान में कोड डिस्टेंस के साथ बढ़ते हैं, जो यह सुझाव देता है कि सिस्टम अभी तक उस "ब्रेक-इवन" बिंदु तक नहीं पहुँचा है जहाँ लॉजिकल एरर्स को फिजिकल एरर्स से नीचे दबाया जा सके। एरर सप्रेशन (error suppression) की ओर संक्रमण तब होने का अनुमान है जब फिजिकल एरर रेट्स को लगभग 0.5 ( $s=0.5$ ) के कारक द्वारा कम किया जाता है।

महत्व और दावे
यह पेपर लॉन्ग-रेंज कपल्ड सुपरकंडक्टिंग प्रोसेसर्स का उपयोग करके विभिन्न qLDPC कोड्स को लागू करने की व्यवहार्यता स्थापित करने का दावा करता है। डिस्टेंस-4 BB कोड और डिस्टेंस-3 qLDPC कोड को सफलतापूर्वक प्रदर्शित करके, यह कार्य बड़े पैमाने पर, लो-ओवरहेड क्वांटम एरर करेक्शन की दिशा में एक महत्वपूर्ण कदम है। लेखक इस बात पर जोर देते हैं कि उनके परिणाम समान संख्या में लॉजिकल क्वबिट्स और कोड डिस्टेंस के लिए सरफेस कोड्स की तुलना में एनकोडिंग ओवरहेड में तीन से चार गुना कमी प्रदर्शित करते हैं।

लेखक फॉल्ट टॉलरेंस की वर्तमान स्थिति के संबंध में एक मध्यम स्वर बनाए रखते हैं, यह स्वीकार करते हुए कि उनके प्रयोग में लॉजिकल एरर रेट्स अभी भी फिजिकल एरर रेट्स से अधिक हैं। वे पहचानते हैं कि ब्रेक-इवन बिंदु और उससे आगे प्राप्त करने के लिए उच्च-फिडेलिटी टू-क्वबिट गेट्स (लॉन्ग-रेंज दूरियों पर), तेज़ और अधिक सटीक रीडआउट, और अधिक कुशल लीकेज रिमूवल मेथड्स सहित और अधिक तकनीकी सुधारों की आवश्यकता है। इसके अलावा, वे नोट करते हैं कि एक यूनिवर्सल, फॉल्ट-टोरेंट लॉजिकल गेट सेट को लागू करना एक महत्वपूर्ण चुनौती है जिसे अभी तक न तो सरफेस कोड्स और न ही इस कार्य में प्रस्तुत किए गए qLDPC कोड्स के लिए प्रदर्शित किया गया है। यह अध्ययन भविष्य के स्केलिंग के लिए आवश्यक हार्डवेयर क्षमताओं के एक मौलिक प्रदर्शन के रूप में कार्य करता है।

तकनीकी सारांश: कम-ओवरहेड क्वांटम एरर करेक्शन कोड का प्रदर्शन

इसी तरह के और पेपर