Demonstration of low-overhead quantum error correction codes

Resumo Técnico: Demonstração de Códigos de Correção de Erros Quânticos de Baixo Overhead

Definição do Problema
Embora os computadores quânticos detenham o potencial para superar as máquinas clássicas em tarefas computacionais complexas, a fragilidade da informação quântica e a natureza propensa a erros das operações quânticas apresentam uma barreira significativa para a construção de sistemas de larga escala e tolerantes a falhas. A correção de erros quânticos (QEC) é essencial para alcançar a tolerância a falhas ao codificar qubits lógicos redundantemente em qubits físicos. No entanto, uma limitação crítica de muitos códigos de QEC existentes, particularmente o amplamente estudado código de superfície, é a baixa eficiência de codificação. Nos códigos de superfície, a taxa de codificação escala como $1/d^2$ (onde $d$ é a distância do código), levando a sobrecargas de recursos proibitivamente altas para implementações de larga escala. Embora os códigos de paridade de verificação de baixa densidade quântica (qLDPC), como os códigos de bicicleta bivariante (BB), ofereçam uma eficiência de codificação significativamente maior e limiares de erro comparáveis, sua realização experimental tem sido dificultada por requisitos de hardware rigorosos. Especificamente, os códigos BB exigem conectividade alta e acoplamentos de longo alcance entre qubits físicos que excedem as capacidades das arquiteturas supercondutoras bidimensionais convencionais.

Metodologia
Os autores relatam a demonstração experimental de dois códigos qLDPC de baixo overhead no "Kunlun", um novo processador supercondutor de 32 qubits que apresenta qubits transmon acoplados de longo alcance.

• Arquitetura de Hardware: O processador Kunlun utiliza uma rede quadrada de 32 qubits com 84 acopladores ajustáveis, incluindo conexões de longo alcance que abrangem até 6,5 mm. Este design suporta uma topologia de conectividade de toro com um grau máximo de qubit de seis, alcançado via acopladores sobrepostos e pontes aéreas (air-bridges) para permitir cruzamentos de múltiplos acopladores em uma arquitetura planar.
• Códigos Implementados:
  1. Código Bicicleta Bivariante (BB) de Distância-4: Parâmetros $[[18, 4, 4]]$, codificando 4 qubits lógicos em 18 qubits de dados e 14 qubits de verificação (check qubits).
  2. Código qLDPC de Distância-3: Parâmetros $[[18, 6, 3]]$, codificando 6 qubits lógicos em 18 qubits de dados e 12 qubits de verificação.
• Protocolo Experimental: A equipe executou circuitos eficientes de extração de síndrome para medir estabilizadores de peso-6 não locais. O circuito envolve a inicialização dos qubits de dados, a execução de sete camadas de portas CZ intercaladas com portas de um único qubit (incluindo desacoplamento dinâmico para mitigar a descoordenação/dephasing) e a leitura dos qubits de verificação.
• Caracterização de Erro: O processador demonstrou fidelidades médias de 99,95% para portas de um único qubit paralelas e 99,22% para portas CZ paralelas (locais e de longo alcance). Os erros de leitura foram medidos em 1,6% para discriminação de dois estados e 6,6% para três estados.
• Decodificação: As síndromes de erro foram decodificadas usando um decodificador de propagação de crença com estatística ordenada (BP-OSD) estendido para o modelo de ruído baseado em circuito. As taxas de erro lógico foram calculadas comparando o estado lógico corrigido contra o estado codificado inicial através de múltiplos ciclos.

Principais Resultados

• Taxas de Erro Lógico:
  • Para o código BB de distância-4, a taxa de erro lógico por qubit lógico por ciclo foi medida em $(8,91 \pm 0,17)\%$.
  • Para o código qLDPC de distância-3, a taxa de erro lógico por qubit lógico por ciclo foi de $(7,77 \pm 0,12)\%$.
• Desempenho do Estabilizador: O erro experimental médio na medição de estabilizadores de peso-6 foi estimado em $(8,1 \pm 2,8)\%$. A probabilidade de detecção de erros foi observada como superior aos códigos de superfície (aprox. 0,319 para estabilizadores do tipo Z e 0,318 para o tipo X), atribuída à natureza de peso-6 dos estabilizadores.
• Eficiência de Codificação: O código BB implementado alcançou uma taxa de codificação de 1/8. Os autores observam que a implementação de quatro códigos de superfície de distância-4 exigiria 124 qubits físicos, quase quatro vezes o número de qubits usados em sua implementação de BB de distância-4 (32 qubits no total, sendo 18 de dados + 14 de verificação).
• Simulação vs. Experimento: Simulações baseadas nas atuais taxas de erro físico indicam que as taxas de erro lógico atualmente aumentam com a distância do código, sugerindo que o sistema ainda não atingiu o "ponto de break-even" onde os erros lógicos são suprimidos abaixo dos erros físicos. Uma transição para a supressão de erro é prevista quando as taxas de erro físico forem reduzidas por um fator de aproximadamente 0,5 ($s=0,5$).

Significância e Alegações
O artigo afirma estabelecer a viabilidade de implementar vários códigos qLDPC usando processadores supercondutores acoplados de longo alcance. Ao demonstrar com sucesso um código BB de distância-4 e um código qLDPC de distância-3, o trabalho marca um passo crucial em direção à correção de erros quânticos de larga escala e baixo overhead. Os autores enfatizam que seus resultados demonstram uma redução de três a quatro vezes no overhead de codificação em comparação com os códigos de superfície para o mesmo número de qubits lógicos e distância de código.

Os autores mantêm um tom modesto em relação ao estado atual da tolerância a falhas, reconhecendo que as taxas de erro lógico em seu experimento permanecem superiores às taxas de erro físico. Eles identificam que alcançar o ponto de break-even e além requer melhorias técnicas adicionais, incluindo portas de dois qubits de maior fidelidade sobre distâncias maiores, leitura mais rápida e precisa, e métodos de remoção de vazamento (leakage removal) mais eficientes. Além disso, eles observam que a implementação de um conjunto de portas lógicas universais e tolerantes a falhas permanece um desafio significativo que ainda não foi demonstrado para nenhum dos códigos de superfície ou qLDPC apresentados neste trabalho. O estudo serve como uma demonstração fundamental das capacidades de hardware necessárias para o futuro escalonamento da QEC de baixo overhead.