🔬 applied physics

How nanotextured interfaces influence the electronics in perovskite solar cells

यह अध्ययन यह प्रकट करने के लिए बहु-आयामी सिमुलेशन का उपयोग करता है कि पेरोव्स्काइट सौर कोशिकाओं में नैनो-टेक्सचर्ड इंटरफेस, विद्युत क्षेत्रों को पुनर्वितरित करके और वाहक गतिकी (कैरियर डायनेमिक्स) को नियंत्रित करके शक्ति रूपांतरण दक्षता को बढ़ाते हैं, जिसमें विशिष्ट टेक्सचरिंग ऊँचाई और परिवहन परतों पर सतह पुनर्संयोजन दरें परिणामी ओपन-सर्किट वोल्टेज और शॉर्ट-सर्किट करंट डेंसिटी को निर्धारित करती हैं।

मूल लेखक: Dilara Abdel, Jacob Relle, Thomas Kirchartz, Patrick Jaap, Jürgen Fuhrmann, Sven Burger, Christiane Becker, Klaus Jäger, Patricio Farrell

प्रकाशित 2026-05-07

📖 6 मिनट में पढ़ें🧠 गहराई से पढ़ें

CC BY 4.0

मूल लेखक: Dilara Abdel, Jacob Relle, Thomas Kirchartz, Patrick Jaap, Jürgen Fuhrmann, Sven Burger, Christiane Becker, Klaus Jäger, Patricio Farrell

मूल पेपर CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/) के तहत लाइसेंस किया गया है। ✨ नीचे दिए गए पेपर की यह व्याख्या AI से तैयार की गई है। इसे लेखकों ने न तो लिखा है, न इसका समर्थन किया है। तकनीकी सटीकता के लिए मूल पेपर देखें। पूरा डिस्क्लेमर पढ़ें

एक सौर सेल (solar cell) की कल्पना एक व्यस्त फैक्ट्री फ्लोर के रूप में करें जहाँ सूर्य का प्रकाश कच्चा माल है, और बिजली तैयार उत्पाद है। एक मानक सौर सेल में, फर्श पूरी तरह से सपाट होता है। लेकिन इस अध्ययन में, शोधकर्ताओं ने पूछा: "क्या होगा यदि हम उस सपाट फर्श को एक लहरदार, ऊबड़-खाबड़ पहाड़ी परिदृश्य में बदल दें?"

यह शोध पत्र इस बात की खोज करता है कि पेरोव्स्काइट सौर सेल (perovskite solar cell) की परतों में सूक्ष्म, लहर जैसी उभारों (जिन्हें नैनोटैक्सचर/nanotextures कहा जाता है) को जोड़ने से इसके काम करने के तरीके में क्या बदलाव आता है। हालाँकि वैज्ञानिक पहले से ही जानते थे कि ये उभार अधिक प्रकाश को पकड़ने में मदद करते हैं (जैसे मछली पकड़ने वाला जाल), लेकिन वे इस बात को लेकर उलझन में थे कि क्यों विद्युत प्रदर्शन कभी बेहतर हो जाता है और कभी खराब।

यहाँ उनके निष्कर्षों का सरल उपमाओं (analogies) का उपयोग करके विवरण दिया गया है:

1. सेटअप: लहरदार फैक्ट्री

शोधकर्ताओं ने एक कंप्यूटर मॉडल बनाया। परतों के एक सपाट सैंडविच के बजाय, उन्होंने परतों को एक साइन वेव (sine wave - एक चिकनी, लुढ़कती पहाड़ी) की तरह लहरदार बनाया।

लक्ष्य: यह देखना कि क्या ये पहाड़ियाँ बिजली उत्पादन में मदद करती हैं।
विधि: उन्होंने दो शक्तिशाली सिमुलेशन का उपयोग किया जो एक साथ काम करते हैं। एक सिमुलेशन एक कैमरे की तरह था, जो ट्रैक करता है कि प्रकाश पहाड़ियों के बीच कैसे उछलता है और अवशोषित होता है। दूसरा एक ट्रैफिक कंट्रोलर की तरह था, जो ट्रैक करता है कि बिजली (इलेक्ट्रॉन और होल) लहरदार इलाके से होकर कैसे गुजरती है।

2. लाइट ट्रैप (ऑप्टिक्स)

जब प्रकाश एक सपाट सतह से टकराता है, तो उसका कुछ हिस्सा टकराकर वापस चला जाता है और नष्ट हो जाता है। जब प्रकाश लहरदार सतह से टकराता है, तो वह पहाड़ियों के भीतर "फँस" जाता है, और तब तक टकराता रहता है जब तक कि वह अवशोषित न हो जाए।

परिणाम: लहरदार सतह एक बेहतर जाल की तरह काम करती है। यह अधिक प्रकाश को पकड़ लेती है, जिसका अर्थ है कि बिजली बनाने के लिए अधिक कच्चा माल उपलब्ध है। इसने लगातार शॉर्ट-सर्किट करंट (धूप चमकने पर बहने वाली बिजली की मात्रा) को बढ़ाया।

3. वोल्टेज का रहस्य (एक "लीकी बाल्टी")

यहीं पर मामला जटिल हो जाता है। जबकि करंट बढ़ा, वोल्टेज (बिजली को धकेलने वाला "दबाव") कभी कम हो गया, तो कभी बढ़ गया। शोधकर्ता जानना चाहते थे कि ऐसा क्यों हुआ।

उन्होंने महसूस किया कि उत्तर इस बात पर निर्भर करता है कि फैक्ट्री में "लीक" (रिसाव) कहाँ है। एक सौर सेल में, बिजली उन इंटरफेस (interfaces) पर लीक हो सकती है जहाँ विभिन्न परतें आपस में मिलती हैं।

इलेक्ट्रॉन लेयर (ETL): इसे इलेक्ट्रॉन्स के निकास द्वार (exit door) के रूप में सोचें।
होल लेयर (HTL): इसे होल्स के निकास द्वार के रूप में सोचें।

अध्ययन में पाया गया कि वोल्टेज का व्यवहार पूरी तरह से इस बात पर निर्भर करता है कि ये दरवाजे कितने "लीकी" (रिसाव वाले) हैं:

यदि इलेक्ट्रॉन का निकास द्वार लीकी है: सतह को लहरदार बनाने से वोल्टेज गिर जाता है। लहरें इस विशिष्ट दरवाजे से बिजली के रिसाव के लिए अधिक सतह क्षेत्र (surface area) बना देती हैं।
यदि इलेक्ट्रॉन का निकास द्वार मजबूती से बंद है: लहरदार सतह बनाने से वास्तव में वोल्टेज बढ़ जाता है!

4. गुप्त तंत्र: इलेक्ट्रिक फील्ड की "घाटियाँ"

इलेक्ट्रॉन के दरवाजे को सील करने से लहरें जोड़ने पर वोल्टेज क्यों बढ़ जाता है? शोधकर्ताओं ने इलेक्ट्रिक फील्ड (बिजली को धकेलने वाला बल) से जुड़े एक छिपे हुए तंत्र की खोज की।

उपमा: कल्पना करें कि इलेक्ट्रिक फील्ड एक नदी के रूप में बहते पानी की तरह है। एक सपाट सतह पर, पानी समान रूप रूप से बहता है। एक लहरदार सतह पर, पानी घाटियों (निचले बिंदुओं) में तेजी से दौड़ता है और चोटियों (ऊंचे बिंदुओं) पर धीमा हो जाता है।
प्रभाव:
- घाटियों (Valleys) में, बल मजबूत होता है, जो धनात्मक और ऋणात्मक आवेशों (charges) को बहुत अच्छी तरह से अलग करता है।
- चोटियों (Peaks) में, बल कमजोर होता है, जिससे आवेश जमा होने लगते हैं और संभावित रूप से लीक हो सकते हैं।
मोड़: जब इलेक्ट्रॉन का निकास द्वार मजबूती से बंद होता है, तो लहरदार आकार वास्तव में एक ऐसा असंतुलन पैदा करता है जहाँ सामग्री में "इलेक्ट्रॉन्स" की तुलना में अधिक "होल्स" होते हैं। यह असंतुलन एक ढाल (shield) की तरह काम करता है, जो सामग्री के बीच में होने वाले सामान्य "लीक" (recombination) को रोकता है। यह वोल्टेज को सपाट सतह की तुलना में अधिक ऊंचा उठने की अनुमति देता है।

5. डिजाइन के लिए स्वर्णिम नियम

यह शोध पत्र सबसे अच्छे लहरदार सौर सेल बनाने के लिए एक स्पष्ट नुस्खा प्रदान करता है:

इलेक्ट्रॉन के दरवाजे को सील करें: आपको उस इंटरफेस को पूरी तरह से चिकना और लीक-मुक्त बनाना होगा जहाँ से इलेक्ट्रॉन बाहर निकलते हैं (ETL)। यदि आप ऐसा करते हैं, तो लहरदार बनावट करंट और वोल्टेज दोनों को बढ़ा देगी।
होल के दरवाजे को सील करें: आपको उस इंटरफेस को भी सील करना होगा जहाँ से होल्स बाहर निकलते हैं (HTL)। यदि यह दरवाजा लीकी है, तो लहरें बहुत अधिक रिसाव का कारण बनेंगी, और वोल्टेज गिर जाएगा।

सारांश

लहरदार (nanotextured) सौर सेल को एक रोलरकोस्टर के रूप में समझें।

पहाड़ियाँ अधिक प्रकाश पकड़ने में मदद करती हैं (अधिक यात्री)।
लेकिन यदि सुरक्षा बार (इंटरफेस) ढीले हैं, तो यात्री (बिजली) बाहर गिर सकते हैं, जिससे सवारी की दक्षता कम हो जाती है।
अध्ययन दिखाता है कि यदि आप इलेक्ट्रॉन पक्ष पर सुरक्षा बार को कस देते हैं, तो रोलरकोस्टर तेज और अधिक शक्तिशाली हो जाता है। यदि आप उन्हें ढीला छोड़ देते हैं, तो सवारी ऊबड़-खाबड़ हो जाती है और शक्ति खो देती है।

शोधकर्ताओं ने पाया कि लगभग 300 नैनोमीटर (कुछ सौ परमाणुओं की चौड़ाई के बराबर) की लहर ऊंचाई इन रोलरकोस्टरों के लिए "स्वीट स्पॉट" (सबसे उपयुक्त बिंदु) है, जो प्रकाश कैप्चर और विद्युत सुरक्षा के बीच सबसे अच्छा संतुलन प्रदान करती है।

तकनीकी सारांश: पेरोवस्काइट सौर सेल में नैनोटैक्सचर वाले इंटरफेस इलेक्ट्रॉनिक्स को कैसे प्रभावित करते हैं

समस्या विवरण
पेरोवस्काइट सौर सेल (PSCs) ने सिलिकॉन के बराबर पावर कन्वर्जन एफिशिएंसी (PCE) हासिल कर ली है, फिर भी नैनोटैक्सचर वाले इंटरफेस का उनके इलेक्ट्रॉनिक प्रदर्शन पर प्रभाव अस्पष्ट बना हुआ है। हालांकि टेक्सचरिंग को प्रकाश प्रकीर्णन (light scattering) के माध्यम से ऑप्टिकल एब्जॉर्प्शन और शॉर्ट-सर्किट करंट डेंसिटी ( $J_{SC}$ ) में सुधार के लिए व्यापक रूप से मान्यता प्राप्त है, लेकिन ओपन-सर्किट वोल्टेज ( $V_{OC}$ ) पर इसके प्रभाव के संबंध में प्रयोगात्मक रिपोर्ट विरोधाभासी हैं। कुछ अध्ययन वोल्टेज लाभ (टैंडम में +45 mV तक) देखते हैं, जबकि अन्य वोल्टेज हानि रिपोर्ट करते हैं। मौजूदा सिमुलेशन टूल्स अक्सर कस्टम फिजिकल मॉडल को मॉडल करने के लिए लचीलेपन की कमी रखते हैं या एक-आयामी (one-dimensional) दृष्टिकोण तक सीमित होते हैं जो नैनोस्केल टेक्सचर के स्थानिक प्रभावों (spatial effects) को कैप्चर नहीं कर सकते। फलस्वरूप, इस बात की विस्तृत भौतिक समझ का अभाव है कि टेक्सचरिंग $V_{OC}$ को क्यों बढ़ाती या घटाती है।

कार्यप्रणाली (Methodology)
लेखक एक सिंगल-जंक्शन पेरोवस्काइट सौर सेल की जांच करने के लिए ऑप्टिकल और इलेक्ट्रॉनिक सॉल्वर को जोड़ने वाला एक मल्टी-डायमेंशनल सिमुलेशन फ्रेमवर्क प्रस्तुत करते हैं।

ऑप्टिकल सिमुलेशन: FEM का उपयोग करते हुए JCMsuite के माध्यम से, यह अध्ययन पेरोवस्काइट परत के भीतर फोटोजेनरेशन दर ( $G$ ) की गणना करने के लिए टाइम-हारमोनिक मैक्सवेल समीकरणों को हल करता है। डिवाइस ज्योमेट्री में एक ग्लास सबस्ट्रेट, ITO, होल ट्रांसपोर्ट लेयर (HTL, PTAA), पेरोवस्काइट एब्जॉर्बर (ट्रिपल-केशन Cs $_{0.05}$ (Fa $_{83}$ MA $_{17}$ ) $_{0.95}$ PbI $_{83}$ Br $_{17}$ ), इलेक्ट्रॉन ट्रांसपोर्ट लेयर (ETL, C $_{60}$ ), और एक कॉपर बैक कॉन्टैक्ट शामिल है। ग्लास/ITO, ITO/HTL, और HTL/PVK इंटरफेस पर एक निश्चित अवधि ( $w_T = 750$ nm) और परिवर्तनशील ऊंचाई ( $h_T$ , 0 से 750 nm से) के साथ साइनुसोइडल नैनोटैक्सचर्स पेश किए गए हैं।
इलेक्ट्रॉनिक सिमुलेशन: ऑप्टिकल फोटोजेनरेशन प्रोफाइल को एक फाइनाइट वॉल्यूम (FV) मेश पर इंटरपोलेट किया जाता है और उन्हें ChargeTransport.jl सॉल्वर में सोर्स टर्म के रूप में उपयोग किया जाता है। यह सॉल्वर इलेक्ट्रॉनों और होल्स के लिए कपल्ड ड्रिफ्ट-डिफ्यूजन समीकरणों को संबोधित करता है, जिसमें पेरोवस्काइट परत के भीतर मोबाइल आयन रिक्तिकाएं (vacancies) भी शामिल हैं। मॉडल रेडिएटिव, शॉकली-रीड-हॉल (SRH), और इंटरफेशियल रिकॉम्बिनेशन को ध्यान में रखता है।
सिमुलेशन प्रोटोकॉल: आयनिक मोशन से जुड़े हिस्टेरेसिस प्रभावों से बचने के लिए, सिमुलेशन एक तेज़ स्कैन रेट ( $10^3$ V/s) का उपयोग करते हैं, जो प्रभावी रूप से आयनिक पुनर्वितरण को दबा देता है। अध्ययन में चार परिदृश्यों (C1–C4) का विश्लेषण किया गया है, जिसमें HTL और ETL इंटरफेस पर सरफेस रिकॉम्बिनेशन वेलोसिटी ( $v$ ) को बदलकर उनके विशिष्ट प्रभावों को अलग किया गया है।

प्रमुख योगदान और परिणाम
यह अध्ययन मात्रात्मक रूप से बताता है कि नैनोटैक्चर इलेक्ट्रिक फील्ड को कैसे पुनर्वितरित करते हैं और कैरियर डायनेमिक्स को कैसे बदलते हैं, जिससे वे तंत्र प्रकट होते हैं जो $V_{OC}$ के संबंध में विरोधाभासी प्रयोगात्मक अवलोकनों की व्याख्या करते हैं।

ऑप्टिकल गेन बनाम इलेक्ट्रॉनिक लॉस:
- टेक्सचरिंग परावर्तन (reflection) और पैरासिटिक एब्जॉर्प्शन को कम करके अधिकतम प्राप्त करने योग्य शॉर्ट-सर्किट करंट डेंसिटी ( $J_{gen}$ ) को लगातार बढ़ाती है।
- हालांकि, वास्तविक $J_{SC}$ और PCE सरफेस रिकॉम्बिनेशन पर बहुत अधिक निर्भर करते हैं। मध्यम टेक्सचर ऊंचाई ( $\le 300$ nm) सरफेस रिकॉम्बिनेशन वेलोसिटी की परवाह किए बिना लगातार PCE को बढ़ाती है।
$V_{OC}$ और $J_{SC}$ के विपरीत प्रभाव:
- HTL इंटरफेस: टेक्सचर्ड HTL इंटरफेस पर सरफेस रिकॉम्बिनेशन मुख्य रूप से $J_{SC}$ को प्रभावित करता है। जैसे-जैसे टेक्चर की ऊंचाई बढ़ती है, HTL इंटरफेस का क्षेत्रफल बढ़ता है, जिससे कम वोल्टेज पर रिकॉम्बिनेशन लॉस बढ़ जाता है। HTL रिकॉम्बिनेशन वेलोसिटी ( $v_{HTL}$ ) को कम करने से $J_{SC}$ ऑप्टिकल आदर्श के करीब रहने में सक्षम होता है।
- ETL इंटरफेस: अनटेक्सचर्ड ETL इंटरफेस पर सरफेस रिकॉम्बिनेशन $V_{OC}$ $V_{O C}$ को नियंत्रित करता है।
  - उच्च $v_{ETL}$ (रेफरेंस C1) वाले मामलों में, ETL इंटरफेस पर बढ़ते रिकॉम्बिनेशन के कारण $V_{OC}$ टेक्चर ऊंचाई के साथ निरंतर घटता है।
  - कम $v_{ETL}$ (C3, C4) वाले मामलों में, $V_{OC}$ टेक्चर ऊंचाई के साथ बढ़ता है। यह काउंटर-इंट्यूटिव लाभ इसलिए होता है क्योंकि टेक्सचरिंग ओपन-सर्किट स्थिति के पास कैरियर डेंसिटी में असंतुलन ( $n_p > n_n$ ) पैदा करती है। यह असंतुलन बल्क में SRH रिकॉम्बिनेशन दर को कम करता है (क्योंकि SRH तब अधिकतम होता है जब $n_p \approx n_n$ ), जिससे क्वासी-फर्मी लेवल स्प्लिटिंग बढ़ता है और $V_{OC}$ में वृद्धि होती है।
इलेक्ट्रिक फील्ड पुनर्वितरण:
- टेक्सचरिंग आंतरिक इलेक्ट्रिक फील्ड को पुनर्वितरित करती है, इसे घाटियों (valleys) में मजबूत करती है और चोटियों (peaks) पर कमजोर करती है। इससे घाटियों में बेहतर चार्ज सेपरेशन होता है लेकिन चोटियों पर स्थानीय कैरियर संचय (accumulation) होता है, जो देखे गए रिकॉम्बिनेशन ट्रेंड्स को संचालित करता है।
मात्रात्मक निष्कर्ष:
- अधिकतम PCE लगभग 300 nm की टेक्चर ऊंचाई पर प्राप्त होती है।
- रेफरेंस कॉन्फ़िगरेशन (C1) के लिए, टेक्सचरिंग ~0.6% एब्सोल्यूट PCE गेन प्रदान करती है, जो मुख्य रूप से $J_{SC}$ वृद्धि द्वारा संचालित है, जिसमें $V_{OC}$ की मामूली हानि होती है।
- जब दोनों इंटरफेस अच्छी तरह से पैसिवेटेड (C4) होते हैं, तो टेक्सचरिंग ~1.5% एब्सोल्यूट PCE गेन देती है, जिसमें $J_{SC}$ और $V_{OC}$ दोनों में एक साथ वृद्धि होती है।
- कम-रिकॉम्बिनेशन परिदृश्यों में देखी गई $V_{OC}$ गेन केवल $J_{SC}$ पर $V_{OC}$ की लॉगरिदमिक निर्भरता से अधिक है, जो कैरियर असंतुलन के कारण कम हुए बल्क रिकॉम्बिनेशन की भूमिका की पुष्टि करती है।

महत्व और दावे
यह पेपर यह दावा करता है कि टेक्सचरिंग का $V_{OC}$ पर प्रभाव टेक्चर के प्रति अंतर्निहित नहीं है, बल्कि अनटेक्सचर्ड ETL इंटरफेस पर सरफेस रिकॉम्बिनेशन वेलोसिटी द्वारा निर्धारित होता है, जिससे प्रयोगात्मक साहित्य में मौजूद अस्पष्टता दूर होती है।

डिज़ाइन गाइडलाइन्स: लेखक प्रस्तावित करते हैं कि $V_{OC}$ गेन को अनलॉक करने के लिए फ्लैट ETL इंटरफेस का प्रभावी पैसिवेशन महत्वपूर्ण है, जबकि $J_{SC}$ सुधार को अधिकतम करने के लिए टेक्सचर्ड HTL इंटरफेस का पैसिवेशन आवश्यक है।
दायरा: ये निष्कर्ष अगली पीढ़ी के टेक्सचर्ड पेरोवस्काइट सौर सेल, लाइट-एमिटिंग डायोड और फोटोडिटेक्टरों को डिजाइन करने के लिए एक सैद्धांतिक आधार प्रदान करते हैं। अध्ययन इस बात पर जोर देता है कि जबकि टेक्सचरिंग ऑप्टिकल लाभ प्रदान करती है, इसका इलेक्ट्रॉनिक प्रभाव जटिल है और प्रदर्शन में गिरावट से बचने के लिए सावधानीपूर्वक इंटरफेस इंजीनियरिंग की आवश्यकता होती है।