💻 computer science

CryptRISC: A Secure RISC-V Processor for High-Performance Cryptography with Power Side-Channel Protection

CryptRISC एक सुरक्षित RISC-V प्रोसेसर है जो CVA6 कोर को एक ISA-संचालित ऑपरेंड मास्किंग फ्रेमवर्क के साथ विस्तारित करता है ताकि न्यूनतम हार्डवेयर ओवरहेड के साथ सॉफ्टवेयर कार्यान्वयन की तुलना में 6.80 $\times$ तक प्रदर्शन की गति वृद्धि प्राप्त करते हुए पावर साइड-चैनल हमलों के विरुद्ध पारदर्शी, फील्ड-अवेयर हार्डवेयर-स्तरीय सुरक्षा प्रदान की जा सके।

मूल लेखक: Amisha Srivastava, Muskan Porwal, Kanad Basu

प्रकाशित 2026-02-25

📖 6 मिनट में पढ़ें🧠 गहराई से पढ़ें

CC BY 4.0

मूल लेखक: Amisha Srivastava, Muskan Porwal, Kanad Basu

मूल पेपर CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/) के तहत लाइसेंस किया गया है। ✨ नीचे दिए गए पेपर की यह व्याख्या AI से तैयार की गई है। इसे लेखकों ने न तो लिखा है, न इसका समर्थन किया है। तकनीकी सटीकता के लिए मूल पेपर देखें। पूरा डिस्क्लेमर पढ़ें

यहाँ CryptRISC पेपर का स्पष्टीकरण दिया गया है, जिसे सरल भाषा और रचनात्मक उपमाओं (analogies) के साथ अनुवादित किया गया है।

बड़ी समस्या: एन्क्रिप्शन का "टपकता नल" (Leaky Faucet)

कल्पना कीजिए कि आपके पास एक सुपर-सुरक्षित तिजोरी (आपका एन्क्रिप्शन सॉफ्टवेयर) है जो आपके सबसे कीमती रहस्यों की रक्षा करती है। आपको लगता है कि यह अभेद्य है। लेकिन एक चालाक चोर है जो ताला तोड़ने की कोशिश नहीं करता। इसके बजाय, वह तिजोरी के बाहर खड़ा होता है और काम करते समय तिजोरी से निकलने वाली क्लिक, व्हिर (whir), और हम (hum) की आवाजों को सुनता है।

डिजिटल दुनिया में, इसे पावर साइड-चैनल अटैक (Power Side-Channel Attack) कहा जाता है।

तिजोरी: आपका कंप्यूटर प्रोसेसर डेटा को एन्क्रिप्ट करने के लिए गणितीय गणना कर रहा है।
क्लिक/व्हिर: बिजली के उतार-चढ़ाव (पावर) के सूक्ष्म बदलाव जो प्रोसेसर उपयोग करता है।
चोर: एक हैकर जो आपके गुप्त कीज़ (secret keys) का अनुमान लगाने के लिए इन पावर स्पाइक्स (बिजली के उछाल) को मापता है।

भले ही गणित एकदम सही हो, लेकिन गणित करने की भौतिक प्रक्रिया जानकारी लीक करती है। यह एक भीड़ भरे कमरे में फुसफुसाकर रहस्य बताने जैसा है; भले ही आप धीरे बोलें, ध्वनि तरंगें फिर भी यात्रा करती हैं।

पुराने समाधान: या तो बहुत धीमे या बहुत कठोर

इस पेपर से पहले, इंजीनियरों ने इसे ठीक करने के दो तरीके आजमाए, जिनमें दोनों की अपनी खामियां थीं:

"सॉफ्टवेयर बैंड-एड" (सॉफ्टवेयर मास्किंग - Software Masking):
- उपमा: आप तिजोरी को एक भारी, शोर करने वाला हेलमेट पहनने और चोर को भ्रमित करने के लिए काम करते समय अपने पैर घसीटने के लिए कहते हैं।
- समस्या: यह तिजोरी को अविश्वसनीय रूप से धीमा और अनाड़ी बना देता है। यह एक मैराथन दौड़ने के लिए कवच (armor) पहनने जैसा है। यह काम तो करता है, लेकिन वास्तविक समय के उपयोग के लिए बहुत धीमा है।
"विशेष मशीन" (फिक्स्ड हार्डवेयर - Fixed Hardware):
- उपमा: आप एक ऐसी विशेष तिजोरी बनाते हैं जिसे फैक्ट्री में ही शांत रहने के लिए डिज़ाइन किया गया है।
- समस्या: यह तिजोरी तेज़ है, लेकिन यह केवल एक प्रकार के ताले के लिए काम करती है। यदि आपको किसी दूसरे प्रकार के ताले (अलग एन्क्रिप्शन एल्गोरिदम) के लिए तिजोरी खोलनी हो, तो आपको पूरी नई मशीन बनानी पड़ती है। यह लचीली (inflexible) नहीं है।

नया समाधान: CryptRISC (एक "स्मार्ट, शांत बटलर")

इस पेपर के लेखकों ने CryptRISC बनाया है। इसे एक हाई-स्पीड, सुपर-इंटेलिजेंट बटलर (सेवक) के रूप में सोचें जो कंप्यूटर के अंदर काम करता है।

1. "स्मार्ट बटलर" (प्रोसेसर)
उन्होंने एक मानक, उच्च प्रदर्शन वाले कंप्यूटर मस्तिष्क (जिसे CVA6 कहा जाता है, जो RISC-V आर्किटेक्चर पर आधारित है) को लिया और उसे एक सुपरपावर दी: यह एक विशेष मशीन की तरह अविश्वसनीय रूप से तेज़ गति से एन्क्रिप्शन गणित कर सकता है।

2. "फील्ड डिटेक्टिव" (फील्ड डिटेक्शन लेयर)
यही असली जादू है। अलग-अलग एन्क्रिप्शन एल्गोरिदम अलग-अलग भाषाओं की तरह काम करते हैं।

AES (जो वाई-फाई सुरक्षा के लिए उपयोग किया जाता है) "XORs" (जैसे स्विच को चालू/बंद करना) की भाषा बोलता है।
SHA (जो पासवर्ड के लिए उपयोग किया जाता है) "एडिशन" (जैसे संख्याओं को गिनना) की भाषा बोलता है।
डिटेक्टिव: बटलर गणित करने से पहले, प्रोसेसर के अंदर एक छोटा सा "डिटेक्टिव" निर्देश को देखता है और पूछता है, "यह कौन सी भाषा है?"
- यदि यह "स्विच" की भाषा है, तो बटलर जानता है कि उसे "स्विच मास्क" का उपयोग करना है।
- यदि यह "नंबर" की भाषा है, तो बटलर जानता है कि उसे "नंबर मास्क" का उपयोग करना है।

3. "जादुई लबादा" (डायनेमिक मास्किंग - Dynamic Masking)
एक बार जब डिटेक्टिव भाषा की पहचान कर लेता है, तो बटलर तुरंत डेटा पर एक जादुई लबादा (Magic Cloak) डाल देता है।

यह लबादा गणित होने से पहले ही डेटा में रैंडम शोर (noise) जोड़ देता है।
उपमा: कल्पना कीजिए कि बटलर एक भारी बॉक्स (गुप्त डेटा) ले जा रहा है। चोर को भ्रमित करने के लिए, बटलर उस बॉक्स को एक विशाल, मुलायम, उछलते हुए तकिए (मास्क) के अंदर रखता है।
जब बटलर तकिए को उठाता है, तो चोर को केवल तकिए की हलचल सुनाई देती है, बॉक्स की नहीं। पावर स्पाइक्स रैंडम और अर्थहीन दिखाई देते हैं।
महत्वपूर्ण बात यह है कि बटलर बॉक्स के प्रकार के आधार पर तकिए के प्रकार को बदल देता है। कभी-कभी यह फोम का तकिया होता है; कभी-कभी पानी का गुब्बारा। यह सुनिश्चित करता है कि चोर कभी भी पैटर्न को समझ न सके।

यह एक बड़ी बात क्यों है?

यह पेपर दिखाता है कि CryptRISC एक "गोल्डिलॉक्स" (Goldilocks) समाधान है (जो न बहुत कम है, न बहुत ज्यादा, बल्कि बिल्कुल सही है):

यह तेज़ है: क्योंकि बटलर प्रोसेसर के मस्तिष्क के भीतर बना हुआ है, यह काम को धीमा नहीं करता है। परीक्षणों में, यह केवल सॉफ्टवेयर के माध्यम से गणित करने की तुलना में 6.8 गुना तक तेज़ था।
यह सुरक्षित है: "जादुई लबादा" इतना अच्छा काम करता है कि पावर लीक इतने सूक्ष्म हैं कि वे सांख्यिकीय रूप से अदृश्य हैं। हैकर्स के "सुनने वाले उपकरण" शोर के अलावा कुछ नहीं सुनते।
यह सस्ता है: आपको एक नई फैक्ट्री बनाने की ज़रूरत नहीं है। उन्होंने मौजूदा डिज़ाइन में केवल 1.86% की वृद्धि के साथ यह सुपरपावर जोड़ी है (जैसे जैकेट में एक छोटा सा अतिरिक्त जेब जोड़ना)।
यह लचीला है: क्योंकि "डिटेक्टिव" विभिन्न भाषाओं को पहचान सकता है, यह एक ही प्रोसेसर AES, SHA-256, SM3 और कई अन्य एन्क्रिप्शन प्रकारों को बिना किसी रीडिज़ाइन के संभाल सकता है।

निचोड़ (The Bottom Line)

CryptRISC एक मानक कार इंजन को रेस-कार इंजन में अपग्रेड करने जैसा है जिसमें एक बिल्ट-इन "स्टेल्थ मोड" (छिपने की क्षमता) भी है।

पुराना तरीका: एक धीमी कार चलाएं जिसमें साइलेंसर बहुत शोर करता हो (सॉफ्टवेयर) OR एक तेज़, शांत कार चलाएं जो केवल एक ही ट्रैक पर काम करती है (फिक्स्ड हार्डवेयर)।
CryptRISC का तरीका: एक तेज़ रेस कार चलाएं जो किसी भी ट्रैक पर होने के बावजूद अपने एग्जॉस्ट सिस्टम को स्वचालित रूप से साइलेंट मोड पर बदल लेती है, और ऐसा करते समय आपकी गति भी कम नहीं होती।

यह साबित करता है कि हमें गति (Speed) और सुरक्षा (Security) के बीच चुनाव करने की आवश्यकता नहीं है। हम दोनों को पा सकते हैं, और वह भी सीधे प्रोसेसर चिप के अंदर।

यहाँ शोध पत्र "CryptRISC: High-Performance Cryptography के लिए एक सुरक्षित RISC-V प्रोसेसर, जिसमें Power Side-Channel Protection है" का विस्तृत तकनीकी सारांश दिया गया है।

1. समस्या विवरण (Problem Statement)

क्रिप्टोग्राफिक ऑपरेशन्स आधुनिक कंप्यूटिंग के लिए आवश्यक हैं, लेकिन वे Power Side-Channel Attacks (PSCAs) के प्रति अत्यधिक संवेदनशील होते हैं, जैसे कि Differential Power Analysis (DPA) और Correlation Power Analysis (CPA)। ये हमले गणना के दौरान बिजली की खपत में होने वाले बदलावों का लाभ उठाकर गुप्त कुंजियों (secret keys) को निकालने के लिए किए जाते हैं।

वर्तमान शमन रणनीतियाँ (mitigation strategies) महत्वपूर्ण समझौतों (trade-offs) से ग्रस्त हैं:

Software-based masking: लचीला है लेकिन इसमें उच्च प्रदर्शन ओवरहेड और कार्यान्वयन जटिलता होती है।
Fixed-function hardware masking: तेज़ है लेकिन लचीला नहीं है; यह विभिन्न एल्गोरिदम (जैसे AES बनाम SHA-256) द्वारा आवश्यक विविध बीजगणितीय संरचनाओं (algebraic structures) के अनुकूल नहीं हो सकता है।
मौजूदा RISC-V Cryptographic Extensions (CISE): हालांकि वे प्रदर्शन को तेज करते हैं, लेकिन उनमें PSCAs के विरुद्ध एकीकृत हार्डवेयर काउंटरमेजर की कमी है, जिससे वे लीकेज के प्रति असुरक्षित रह जाते हैं।

मुख्य चुनौती एक ऐसा प्रोसेसर डिजाइन करने की है जो उच्च-प्रदर्शन क्रिप्टोग्राफिक त्वरण (high-performance cryptographic acceleration) प्रदान करे और साथ ही बिना ISA को संशोधित किए या महत्वपूर्ण ओवरहेड के, डायनेमिक, फील्ड-अवेयर हार्डवेयर मास्किंग प्रदान करे।

2. कार्यप्रणाली: CryptRISC आर्किटेक्चर (Methodology: CryptRISC Architecture)

लेखक CVA6 कोर पर आधारित एक सुरक्षित RISC-V प्रोसेसर, CryptRISC का प्रस्ताव करते हैं। यह डिज़ाइन एक नवीन, ISA-संचालित ऑपरेंड मास्किंग फ्रेमवर्क के साथ 64-बिट RISC-V स्केलर क्रिप्टोग्राफी एक्सटेंशन को एकीकृत करता है। समाधान दो प्राथमिक माइक्रोआर्किटेक्चरल घटकों पर निर्भर करता है:

A. फील्ड डिटेक्शन लेयर (Field Detection Layer - FDL)

स्थान: पाइपलाइन के Decode Stage में एकीकृत।
कार्य: यह प्रत्येक क्रिप्टोग्राफिक निर्देश के ऑपकोड (opcode) का सांख्यिकीय विश्लेषण करता है ताकि इसके प्रमुख बीजगणितीय क्षेत्र (dominant algebraic field) (जैसे AES के लिए $GF(2^n)$ , SHA में लॉजिक के लिए $GF(2) $, या मॉड्यूलर एडिशन के लिए$ Z/2^nZ$) की पहचान की जा सके।
तंत्र: एक हल्के Look-Up Table (LUT) का उपयोग करके, FDL निर्देशों को सिम्बोलिक फील्ड टैग (जैसे FIELD_GF2N, FIELD_Z2N) से मैप करता है।
आउटपुट: यह आंतरिक मेटाडेटा फ़ील्ड्स (MASK_MODE और MASK_SHARES) उत्पन्न करता है जो मास्किंग रणनीति को निर्देशित करते हैं। महत्वपूर्ण रूप से, यह निर्देश एन्कोडिंग को बदले बिना होता है, जिससे पूर्ण ISA संगतता सुनिश्चित होती है।

B. मास्किंग कंट्रोल यूनिट (Masking Control Unit - MCU)

स्थान: Execute Stage में, सीधे Crypto Functional Unit (CFU) से पहले एकीकृत।
कार्य: यह FDL द्वारा प्रदान किए गए मेटाडेटा के आधार पर डायनेमिक ऑपरेंड रैंडमाइजेशन करता है।
तंत्र: MCU कई मास्किंग स्कीम्स को सपोर्ट करने के लिए एक एकीकृत Affine Masking फॉर्मूलेशन ( $x' = A \cdot x + B$ $x^{'} = A \cdot x + B$ ) का उपयोग करता है:
- Boolean Masking: $GF(2)$ ऑपरेशन्स के लिए (XOR-आधारित)।
- Arithmetic Masking: $Z/2^nZ$ ऑपरेशन्स के लिए (Modular addition)।
- Affine/Multiplicative Masking: $GF(2^n)$ ऑपरेशन्स के लिए (AES/SM4 के S-boxes)।
रैंडमनेस (Randomness): यह ताज़ा मास्क ( $A$ और $B$ ) हर चक्र (cycle) में उत्पन्न करने के लिए एक हार्डवेयर Pseudo-Random Number Generator (PRNG) के साथ इंटरफेस करता है, जिससे यह सुनिश्चित होता है कि स्विचिंग गतिविधि संवेदनशील डेटा से स्वतंत्र है।
पारदर्शिता (Transparency): मास्किंग पाइपलाइन के भीतर पारदर्शी रूप से होती है; CFU मास्क किए गए ऑपरेंड्स को अन-मास्क किए गए ऑपरेंड्स की तरह ही प्रोसेस करता है, जिसके लिए फंक्शनल यूनिट लॉजिक में किसी बदलाव की आवश्यकता नहीं होती है।

3. मुख्य योगदान (Key Contributions)

प्रथम फील्ड-अवेयर RISC-V प्रोसेसर: CryptRISC पहला RISC-V प्रोसेसर है जो ISA-संचालित ऑपरेंड मास्किंग फ्रेमवर्क का उपयोग करके हार्डवेयर-स्तर पर पावर साइड-चैनल प्रतिरोध के साथ क्रिप्टोग्राफिक त्वरण को एकीकृत करता है।
डायनेमिक, इंस्ट्रक्शन-लेवल मास्किंग: फिक्स्ड हार्डवेयर या सॉफ्टवेयर दृष्टिकोणों के विपरीत, CryptRISC अपने बीजगणितीय डोमेन के आधार पर प्रत्येक विशिष्ट निर्देश के लिए इष्टतम मास्किंग स्कीम (Boolean, Affine, या Arithmetic) को गतिशील रूप से चुनता है।
ISA पारदर्शिता: मास्किंग लॉजिक माइक्रोआर्किटेक्चर में एम्बेडेड है। इसके लिए निर्देश एन्कोडिंग, कंपाइलर टूलचेन, या सॉफ्टवेयर इंस्ट्रुमेंटेशन में कोई बदलाव की आवश्यकता नहीं है।
एकीकृत एफ़ाइन मास्किंग इंजन (Unified Affine Masking Engine): डिज़ाइन विविध बीजगणितीय क्षेत्रों को संभालने के लिए एक ही, पुन: कॉन्फ़िगर करने योग्य डेटापाथ का उपयोग करता है, जिससे हार्डवेयर डुप्लीकेशन और एरिया ओवरहेड कम होता है।
व्यापक मूल्यांकन: सिस्टम को Test Vector Leakage Assessment (TVLA) का उपयोग करके मानक बेंचमार्क (AES, SHA-256, SHA-512, SM3, SM4) पर मान्य किया गया।

4. प्रयोगात्मक परिणाम (Experimental Results)

लेखकों ने एक Xilinx Kintex-7 FPGA (Digilent Genesys 2) पर बेसलाइन CVA6 कोर और सॉफ्टवेयर कार्यान्वयन के विरुद्ध CryptRISC का मूल्यांकन किया।

प्रदर्शन स्पीडअप (Performance Speedup):
- CryptRISC ने बेसलाइन सॉफ्टवेयर कार्यान्वयन (विशेष रूप से SM3 के लिए) की तुलना में 6.80× तक की स्पीडअप हासिल की।
- बेंचमार्क केAcross औसत स्पीडअप 4.76× था।
- अन-मास्क्ड CVA6 विद Crypto ISE की तुलना में, मास्किंग जोड़ने के लिए प्रदर्शन दंड (penalty) न्यूनतम (~10–13%) था।
साइड-चैनल रेजिस्टेंस (TVLA):
- t-values: सभी देखे गए t-values लीकेज थ्रेशोल्ड ±4.5 से काफी नीचे रहे। अधिकांश ±2 के भीतर थे, जो सांख्यिकीय रूप से महत्वपूर्ण प्रथम-क्रम लीकेज की अनुपस्थिति को दर्शाता है।
- CPA p-values: सभी क्रिप्टोग्राफिक निर्देश $p > 0.05$ के साथ पास हुए, जबकि अन-मास्क्ड समकक्ष (SCARV) $p < 10^{-5}$ के साथ विफल रहे।
हार्डवेयर ओवरहेड (Hardware Overhead):
- एरिया (Area): कुल हार्डवेयर ओवरहेड केवल 1.86% था (LUTs में वृद्धि 72,462 से 73,809)।
- टाइमिंग (Timing): क्रिटिकल पाथ डिले और टाइमिंग स्लैक अपरिवर्तित (1.183 ns) रहा, जो पुष्टि करता है कि मास्किंग लॉजिक पाइपलाइन स्टॉल या टाइमिंग बॉटलनेक पेश नहीं करता है।
- पावर (Power): डायनेमिक पावर खपत में नगण्य 1.78% की वृद्धि हुई।
मेमोरी फुटप्रिंट (Memory Footprint): हार्डवेयर-त्वरित निर्देशों के उपयोग ने AES वर्कलोड के लिए सॉफ्टवेयर कार्यान्वयन की तुलना में बाइनरी साइज (मेमोरी फुटप्रिंट) को 13.8% तक कम कर दिया।

5. महत्व (Significance)

CryptRISC प्रदर्शन और सुरक्षा के बीच के अंतर को पाटकर सुरक्षित प्रोसेसर डिज़ाइन में एक महत्वपूर्ण प्रगति का प्रतिनिधित्व करता है।

स्केलेबिलिटी (Scalability): यह भविष्य के क्रिप्टोग्राफिक मानकों (पोस्ट-क्वांटम एल्गोरिदम सहित) को शामिल करने के लिए एक स्केलेबल आधार प्रदान करता है, जिसे हार्डवेयर मास्किंग लॉजिक को फिर से डिजाइन किए बिना केवल FDL लुकअप टेबल को अपडेट करके किया जा सकता है।
व्यावहारिकता (Practicality): सब-2% एरिया ओवरहेड और शून्य ISA संशोधन के साथ, यह परिष्कृत साइड-चैनल हमलों के खिलाफ एम्बेडेड सिस्टम, IoT डिवाइस और हाई-परफॉर्मेंस सर्वर को सुरक्षित करने के लिए एक व्यावहारिक समाधान प्रदान करता है।
पैराडाइम शिफ्ट (Paradigm Shift): यह "वन-साइज़-फिट्स-ऑल" या "केवल-सॉफ्टवेयर" दृष्टिकोणों से दूर जाता है, और यह प्रदर्शित करता है कि फील्ड-अवेयर, डायनेक हार्डवेयर मास्किंग क्रिप्टोग्राफिक एक्सेलेरेटर्स को सुरक्षित करने का सबसे कुशल मार्ग है।