💻 computer science

FP8 is All You Need (Part 1): Debunking Hardware FP64 as the HPC Holy Grail

यह शोध पत्र तर्क देता है कि हाई-परफॉर्मेंस कंप्यूटिंग के लिए नेटिव हार्डवेयर FP64 अब अनिवार्य नहीं है, यह प्रदर्शित करते हुए कि NVIDIA के B300 जैसे AI-अनुकूलित GPU, Ozaki Scheme II के साथ FP8 टेंसर थ्रूपुट के संयोजन के माध्यम से पूर्ण FP64 सटीकता और मेमोरी-बाउंड प्रदर्शन प्राप्त कर सकते हैं, जिससे वे अपने कम किए गए नेटिव डबल-प्रिसिजन सिलिकॉन के बावजूद पिछली पीढ़ियों की क्षमताओं को पीछे छोड़ देते हैं।

मूल लेखक: Satoshi Matsuoka

प्रकाशित 2026-06-08

📖 6 मिनट में पढ़ें🧠 गहराई से पढ़ें

CC BY 4.0

मूल लेखक: Satoshi Matsuoka

मूल पेपर CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/) के तहत लाइसेंस किया गया है। ✨ नीचे दिए गए पेपर की यह व्याख्या AI से तैयार की गई है। इसे लेखकों ने न तो लिखा है, न इसका समर्थन किया है। तकनीकी सटीकता के लिए मूल पेपर देखें। पूरा डिस्क्लेमर पढ़ें

यहाँ "FP8 is All You Need (Part 1)" पेपर का सरल भाषा और रचनात्मक उपमाओं (analogies) के साथ विवरण दिया गया है।

बड़ी समस्या: "हाई-प्रिसिजन" की खाई (The High-Precision Cliff)

कल्पना कीजिए कि सुपरकंप्यूटर की दुनिया एक विशाल राजमार्ग प्रणाली (highway system) है जिसे भारी ट्रकों (वैज्ञानिक डेटा) को ले जाने के लिए बनाया गया है। दशकों से नियम यह था: "इन भारी ट्रकों को सुरक्षित रूप से ले जाने के लिए, आपको 'FP64' (डबल प्रिसिजन) नामक एक विशिष्ट, अत्यंत मजबूत पुल का उपयोग करना चाहिए।"

हालाँकि, पेपर का तर्क है कि नए पीढ़ी के कंप्यूटर चिप्स (विशेष रूप से NVIDIA के "Blackwell Ultra" और "Rubin" GPUs) ने इन मजबूत पुलों को बनाना बंद करने का निर्णय ले लिया है। इसके बजाय, वे "FP8" (AI के लिए उपयोग किया जाने वाला एक लो-प्रिसिजन फॉर्मेट) के लिए हजारों छोटी, अविश्वसनीय रूप से तेज़ लेन बना रहे हैं।

पुराना तरीका: चिप के पास एक मजबूत पुल (FP64) था जो 40 टन ट्रैफिक संभाल सकता था।
नया तरीका (B300/Rubin): चिप ने उस मजबूत पुल को पूरी तरह से हटा दिया है। अब इसमें एक छोटा, डगमगाता हुआ फुटब्रिज (FP6ло) है जो केवल 1.3 टन संभाल सकता है, जबकि विशाल AI लेन (FP8) 5,000 टन संभाल सकती हैं।

परिणाम: यदि आप इन नए चिप्स पर पुराना वैज्ञानिक सॉफ्टवेयर चलाने की कोशिश करते हैं, तो ट्रैफिक उस छोटे फुटब्रिज पर जाम हो जाता है। विशाल AI लेन खाली और बेकार पड़ी रहती हैं। पेपर इसे "FP64 क्लिफ" (FP64 की खाई) कहता है।

समाधान: "ओज़ाकी स्कीम" (The Magic Translator)

पेपर एक चतुर वर्कअराउंड प्रस्तावित करता है। एक नया मजबूत पुल बनाने के बजाय, क्यों न इन विशाल AI लेन का उपयोग एक मजबूत पुल होने का दिखावा करने के लिए किया जाए?

यहीं Ozaki Scheme II काम आती है। इसे एक मास्टर ट्रांसलेटर के रूप में सोचें जो "चाइनीज़ रिमाइंडर थ्योरम" नामक गणितीय ट्रिक का उपयोग करता है।

उपमा: कल्पना कीजिए कि आपको एक बहुत लंबा, जटिल गुप्त संदेश (एक हाई-प्रिसिजन नंबर) नदी के पार भेजना है, लेकिन उपलब्ध एकमात्र नाव छोटी है और केवल छोटे, सरल नोट्स ही ले जा सकती है।
ट्रिक: पूरे संदेश को एक साथ भेजने के बजाय, ट्रांसलेटर इसे 10 या 12 छोटे, सरल नोट्स (residues) में तोड़ देता है।
क्रियान्वयन: यह सभी 10 नोट्स को तेज़, चौड़ी AI लेन का उपयोग करके एक साथ नदी के पार भेजता है।
पुनर्संयोजन (Reassembly): दूसरी ओर, एक त्वरित गणितीय सूत्र (Garner's algorithm) उन 10 नोट्स को वापस जोड़कर मूल, पूर्ण, हाई-प्रिसिजन संदेश में बदल देता है।

चूँकि "नोट्स" सरल हैं, इसलिए AI लेन उन्हें बिजली की गति से ले जा सकती हैं। पेपर का दावा है कि ऐसा करके, आप पुराने मजबूत पुल की सटीकता बनाए रखते हुए AI लेन की गति प्राप्त कर सकते हैं।

"टेन्सर-मेमोरी इक्विलिब्रियम" (The New Traffic Law)

लेखकों ने यह साबित करने के लिए कि यह काम करता है, Tensor-Memory Equilibrium (TME) नामक एक नया मॉडल बनाया।

पुराना दृष्टिकोण: "यदि पुल कमजोर है, तो पूरा सिस्टम धीमा है।"
नया दृष्टिकोण: "यदि पुल कमजोर है, लेकिन उस तक जाने वाली सड़क पर्याप्त चौड़ी है, तो हम बस कारों को चलते रहने दे सकते हैं।"

पेपर दिखाता है कि अधिकांश वैज्ञानिक कार्यों (जैसे मौसम का सिमुलेशन या फ्लू डायनेमिक्स) के लिए, बाधा (bottleneck) गणित नहीं है; बल्कि यह मेमोरी बैंडविड्थ (चिप में डेटा कितनी तेज़ी से लोड किया जाता है) है।

अच्छी खबर: नए चिप्स में विशाल मेमोरी बैंडविड्थ है।
चुनौती: पुराने गणितीय यूनिट्स उस बैंडविड्थ का उपयोग करने के लिए बहुत धीमे थे।
समाधान: ओज़ाकी स्कीम डेटा लोड होते समय ही उसे प्रोसेस करने के लिए तेज़ AI गणितीय इकाइयों का उपयोग करती है। यह सिस्टम को कमजोर पुल की गति के बजाय मेमोरी बैंडविड्थ की गति पर चलने की अनुमति देता है।

परिणाम: सटीकता खोए बिना गति बढ़ाना

पेपर नए चिप्स (B300 और Rubin) पर नंबरों का परीक्षण करता है और पिछली पीढ़ी (H100 और B200) के साथ तुलना करता है।

"भारी" गणित के लिए (Dense Matrix Multiplication):
- नए चिप्स पर नेटिव FP64: अत्यंत धीमा (1.3 TFLOPS)।
- नए चिप्स पर Ozaki Scheme: सुपर फास्ट (500 TFLOPS)।
- परिणाम: नया चिप अपने स्वयं के नेटिव मोड से 380 गुना तेज़ है और पिछली पीढ़ी के सर्वश्रेष्ठ चिप से 12 गुना तेज़ है।
"मेमोरी-हैवी" कार्यों के लिए (Stencils, SpMV):
- ये कार्य आमतौर पर इस बात से सीमित होते हैं कि डेटा कितनी तेज़ी से पढ़ा जा सकता है, न कि इस बात से कि उसे कैसे कैलकुलेट किया जाता है।
- नेटिव FP64: कमजोर पुल की गति पर अटका हुआ है।
- Ozaki Scheme: मेमोरी बैंडविड्थ की गति से मेल खाती है।
- परिणाम: नया चिप पुराने, "संतुलित" चिप्स के समान प्रदर्शन करता है, लेकिन बहुत अधिक कच्ची शक्ति (raw power) के साथ।

"फोर-फ्लोर" सुरक्षा जाल (The "Four-Floor" Safety Net)

पेपर का तर्क है कि हर प्रकार के वैज्ञानिक कोड के लिए इसे काम करने के लिए, आपको एक "चार मंजिला" इमारत की आवश्यकता है:

FP8 फ्लोर: विशाल AI लेन (जो नए चिप्स के पास प्रचुर मात्रा में हैं)।
INT32 फ्लोर: विशिष्ट गणितीय ट्रिक्स (FFT) के लिए एक बैकअप लेन।
FP32 फ्लोर: साधारण गणित के लिए एक मानक लेन।
FP64 फ्लोर: पुराना मजबूत पुल।

पेपर का निष्कर्ष: हमें अब चौथे फ्लोर (नेटिव FP64) की आवश्यकता नहीं है। पहले तीन फ्लोर, ओज़ाकी ट्रांसलेटर के साथ मिलकर, पूरी इमारत को संभालने के लिए पर्याप्त मजबूत हैं।

चुनौती: इसके लिए "निर्माण कार्य" की आवश्यकता है

पेपर स्वीकार करता है कि यह जादू नहीं है; इसके लिए इंजीनियरिंग की आवश्यकता है।

आप केवल पुराने सॉफ्टवेयर को प्लग-इन करके यह उम्मीद नहीं कर सकते कि यह काम करेगा। आपको इस ट्रांसलेटर का उपयोग करने के लिए "प्लंबिंग" (कर्नेल कोड) को फिर से लिखना होगा।
उम्मीद की किरण: लेखक का तर्क है कि चूंकि AI कोडिंग असिस्टेंट (जैसे कि इस पेपर को लिखने के लिए उपयोग किए गए) पैटर्न को ट्रांसलेट करने में इतने अच्छे हैं, इसलिए यह "निर्माण कार्य" वर्षों में नहीं, बल्कि महीनों में किया जा सकता है।

सारांश

पेपर का दावा है कि "नेटिव" डबल-प्रिसिजन सिलिकॉन (FP64) के युग की समाप्ति हो गई है। भले ही NVIDIA के नवीनतम चिप्स ने इसके लिए हार्डवेयर हटा दिया है, हम एक गणितीय ट्रिक (Ozaki Scheme) का उपयोग करके उनके विशाल AI इंजन को पूर्ण डबल-प्रिसिजन कैलकुलेटर में बदल सकते हैं।

मुख्य बात: आपको अब FP64 सिलिकॉन के "पवित्र प्याले" (Holy Grail) की आवश्यकता नहीं है। यदि आपके पास पर्याप्त FP8 शक्ति और सही सॉफ़्टवेयर ट्रांसलेटर है, तो दुनिया के सबसे जटिल वैज्ञानिक सिमुलेशन चलाने के लिए FP8 ही सब कुछ है (FP8 is all you need)।

तकनीकी सारांश: FP8 ही सब कुछ है (भाग 1)

1. समस्या विवरण (Problem Statement)

यह शोध पत्र उच्च-प्रदर्शन कंप्यूटिंग (HPC) हार्डवेयर आर्किटेक्चर में एक महत्वपूर्ण विचलन को संबोधित करता है। जबकि वैज्ञानिक सिमुलेशन (जैसे, क्वांटम क्रोमोडायनामिक्स, CFD, जलवायु मॉडलिंग) संख्यात्मक स्थिरता के लिए IEEE 754 डबल-प्रिसिजन (fp64) अंकगणित पर निर्भर करते हैं, आधुनिक डेटा-सेंटर GPU कम-परिशुद्धता (low-precision) वाले AI वर्कलोड की ओर झुक रहे हैं।

NVIDIA Blackwell Ultra (B300) और आगामी Rubin (R200) आर्किटेक्चर इस बदलाव के उदाहरण हैं। B300 लो-प्रिसिजन फॉर्मेट्स (NVFP4/fp8) में भारी थ्रूपुट (10–15 PFLOPS) प्रदान करता है, लेकिन इसने नेटिव fp64 टेंसर प्रदर्शन को लगभग 1.3 TFLOPS तक कम कर दिया है—जो B200 की तुलना में 30× गिरावट है। यह दो विशिष्ट विकृतियों (pathologies) को जन्म देता है:

मेमोरी-बाउंड कर्नेल अब कंप्यूट-बाउंड बन गए हैं: B300 पर "रिज पॉइंट" (जहाँ कंप्यूट और मेमोरी सीमाएँ मिलती हैं) गिरकर 0.16 FLOPS/Byte हो गया है। फलस्वरूप, मानक मेमोरी-बाउंड कर्नेल जैसे कि स्पार्स मैट्रिक्स-वेक्टर मल्टीप्लिकेशन (SpMV), स्टेंसिल (stencils), और बैचड GEMV, जो पहले मेमोरी बैंडविड्थ की सीमा पर चलते थे, अब कमजोर नेटिव fp64 अंकगणित इकाइयों द्वारा कृत्रिम रूप से सीमित हो गए हैं।
सुप्त सिलिकॉन (Dormant Silicon): विशाल लो-प्रिसिजन टेंसर कोर (fp8/NVFP4) fp64-ओनली HPC वर्कलोड के दौरान निष्क्रिय रहते हैं, जो "डार्क सिलिकॉन" अक्षमता का प्रतिनिधित्व करते हैं।

केंद्रीय प्रश्न यह है कि क्या नेटिव fp64 सिलिकॉन अभी भी HPC का "पवित्र लक्ष्य" (holy grail) है, या क्या प्रचुर मात्रा में उपलब्ध fp8 थ्रूपुट और एल्गोरिदम इम्यूलेशन (emulation) मिलकर पूर्ण fp64 सटीकता और प्रदर्शन को बहाल कर सकते हैं।

2. कार्यप्रणाली और विश्लेषणात्मक मॉडल (Methodology and Analytic Model)

टेंसर-मेमोरी इक्विलिब्रियम (TME) मॉडल

लेखक लो-प्रिसिजन हार्डवेयर पर इम्युलेटेड fp64 के प्रदर्शन का विश्लेषण करने के लिए क्लासिकल रूफलाइन मॉडल का विस्तार, टेंसर-मेमोरी इक्विलिब्रियम (TME) मॉडल पेश करते हैं। यह मॉडल तीन इम्यूलेशन-विशिष्ट मापदंडों को पेश करता है:

$\alpha$ (कंप्यूट मल्टीप्लायर): एक उच्च-परिशुद्धता ऑपरेशन के लिए आवश्यक लो-प्रisicion टेंसर-कोर ऑपरेशन्स की संख्या (उदाहरण के लिए, चाइनीज रिमाइंडर थ्योरम दृष्टिकोण में मॉड्युली $r$ की संख्या)।
$\beta$ (बैंडविड्थ मल्टीप्लायर): इम्युलेटेड कर्नेल बनाम नेटिव कर्नेल में डेटा मूवमेंट का अनुपात। महत्वपूर्ण रूप से, पेपर का तर्क है कि यदि डिकंपोजिशन और रिकंस्ट्रक्शन को रजिस्टर स्तर पर फ्यूज किया जाता है, तो $\beta$ 1 के करीब हो सकता है, जिसका अर्थ है कि इम्यूलेशन वैश्विक मेमोरी ट्रैफिक ओवरहेड नहीं जोड़ता है।
$\gamma$ (रिकंस्ट्रक्शन लेटेंसी): अंतिम परिणाम को पुनर्गठित करने (जैसे, गार्नर के एल्गोरिदम के माध्यम से) की लेटेंसी लागत।

ओज़ाकी स्कीम II (The Ozaki Scheme II)

यह शोध पत्र ओज़ाकी स्कीम II का उपयोग करता है, जो चाइनीज रिमाइंडर थ्योरम (CRT) पर आधारित एक विधि है। मूल "ओज़ाकी I" (मैंटिसा स्लाइसिंग) के विपरीत, जो स्लाइस की संख्या के साथ द्विघात (quadratically) रूप से स्केल करती है, ओज़ाकी II मैट्रिक्स मल्टीप्लिकेशन को पेयरवाइज-कोप्राइम मॉड्युली पर मॉड्यूलर अंकगणित में विभाजित करता है।

चरण 1: मैट्रिसेस को पूर्णांकों (integers) में स्केल करना।
चरण 2: $m_i$ मॉड्युलो पर लो-प्रिसिजन (fp8) GEMMs करना।
चरण 3: गार्नर के एल्गोरिदम का उपयोग करके पूर्णांक उत्पाद को पुनर्गठित करना और उसे fp64 में रीस्केल करना।

शोध पत्र विशेष रूप से इसे fp8 टेंसर कोर (E4M3) के लिए अनुकूलित करता है, जिसमें फ्लोटिंग-पॉइंट यूनिट्स पर मॉड्यूलर अंकगणित को इम्युलेट करने के लिए एक क्वांटाइजेशन ट्रिक का उपयोग किया गया है, क्योंकि B300/Rubin पर नेटिव int8 थ्रूपुट को कम प्राथमिकता दी गई है।

मेमोरी-बाउंड कर्नेल्स के लिए कार्यान्वयन रणनीति

एक मुख्य योगदान रजिस्टर-लेवल फ्यूजन की पहचान करना है जो $\beta \to 1$ को संचालित करने वाला तंत्र है। प्रस्तावित कार्यान्वयन रणनीति में शामिल है:

fp64 ऑपरेंड्स को शेयर्ड मेमोरी में लोड करना।
ऑपरेंड्स को रजिस्टरों के भीतर रेसिड्यू प्लेन्स (residue planes) में डिकंपोज़ करना।
इन रेसिड्यू प्लेन्स पर $r$ लो-प्रिसिजन टेंसर-कोर MMAs निष्पादित करना।
ग्लोबल मेमोरी में वापस लिखने से पहले रजिस्टरों में गार्नर के एल्गोरिदम के माध्यम से परिणाम को पुनर्गठित करना।
यह सुनिश्चित करता है कि रेसिड्यू प्लेन्स कभी भी HBM को स्पर्श न करें, जिससे मेमोरी बैंडविड्थ सुरक्षित रहती है।

3. प्रमुख योगदान (Key Contributions)

एकीकृत प्रदर्शन मॉडल: TME मॉडल का व्युत्पन्न, जो $\alpha, \beta, \gamma$ मापदंडों को स्पष्ट रूप से ध्यान में रखते हुए, उस क्रॉसओवर अंकगणित तीव्रता (arithmetic intensity) की भविष्यवाणी करता है जहाँ इम्यूलेशन नेटिव fp64 को पछाड़ देता है।
कर्नेल डिज़ाइन अनुशासन: मेमोरी-बाउंड कर्नेल्स के लिए एक शुद्धता आवश्यकता के रूप में रजिस्टर-लेवल फ्यूजन की पहचान। इसके बिना, बैंडविड्थ मुद्रास्फीति ( $\beta > 1$ ) इम्यूलेशन के लाभों को समाप्त कर देती है।
पीढ़ीगत अनुमान (Generational Projections): B300 और Rubin R200 के लिए प्रदर्शन अनुमान दिखाते हैं कि Ozaki II + fp8 प्राप्त कर सकता है:
- मेमोरी-बाउंड रिजीम: थ्रूपुट जो मेमोरी रूफ से मेल खाता है (जैसे, B300 पर स्टेंसिल के लिए 4 TFLOPS), जो प्रभावी रूप से प्रदर्शन को पूर्व-पतन (pre-collapse) स्तरों पर बहाल करता है।
- कंप्यूट-बाउंड रिजीम: ~500 TFLOPS (B300) और ~400 TFLOPS (Rubin) की थ्रूपुट सीमा, जो पिछली पीढ़ी (B200, 40 TFLOPS) के नेटिव fp64 सीलिंग से एक क्रम (order of magnitude) अधिक है।
H100 बेसलाइन तुलना: H100 (अंतिम HPC-बैलेंस्ड GPU) के विरुद्ध री-बेसलिंग। पेपर प्रदर्शित करता है कि B300/Rubin पर Ozaki II, H100 के प्रदर्शन से मेल खाता है या उससे बेहतर प्रदर्शन करता है, जबकि नेटिव B300 fp64 कंप्यूट-सेंसिटिव कार्यों पर 50× तक पिछड़ जाता है।
एंड-टू-एंड कर्नेल कवरेज: यह पेपर [19] के साथी FFT विश्लेषण और BLAS-1 रिडक्शन रणनीतियों (FP32 + Kahan) के परिणामों को जोड़कर एक व्यापक ऑडिट प्रस्तुत करता है। ऑडिट निष्कर्ष निकालता है कि प्रत्येक प्रमुख HPC कर्नेल क्लास (GEMM, SpMV, Stencils, FFT, reductions) B300 पर पूर्ण fp64 सटीकता के साथ मेमोरी रूफ तक पहुँचने का मार्ग प्रदान करता है।

4. परिणाम (Results)

स्पीडअप कारक: B300 पर, Ozaki II/fp8 प्रदान करता है:
- डेंस GEMM (कंप्यूट-बाउंड) के लिए ~380× स्पीडअप।
- बैचड GEMV (B=8) के लिए ~24× स्पीडअप।
- 7-पॉइंट स्टेंसिल के लिए ~3.1× स्पीडअप।
- SpMV (गहराई से मेमोरी-बाउंड) के लिए ~1.2× स्पीडअप।
रुबिन एडवांटेज: Rubin R200 पर, HBM बैंडविड्थ (22 TB/s तक) में उछाल के साथ मिलकर Ozaki II मेमोरी-बाउंड रिजीम में B300 की तुलना में 2.75× सुधार और पूरे स्पेक्ट्रम में H100 की तुलना में 6.6× सुधार प्रदान करता है।
सब्सट्रेट चयन: पेपर पुष्टि करता है कि B300/Rubin पर Ozaki II के लिए fp8 बेहतर सब्सट्रेट है, क्योंकि B300 पर int8 थ्रूपुट का पतन हुआ है, जो int8 पर 30× इम्यूलेशन सीलिंग एडवांटेज प्रदान करता है।
सटीकता: इम्यूलेशन, बशर्ते कि मॉड्युली काउंट $r$ को सही ढंग से चुना गया हो (आमतौर पर fp8 के लिए $r \approx 10$ ), नेटिव fp64 के तुलनीय प्रमाणित कंपोनेंटवाइज एरर बाउंड बनाए रखता है।

5. महत्व और दावे (Significance and Claims)

पेपर का तर्क है कि नेटिव fp64 सिलिकॉन का "पवित्र लक्ष्य" अब विश्वसनीय वैज्ञानिक कंप्यूटिंग के लिए एक पूर्व शर्त नहीं है। इसके बजाय, प्रचुर मात्रा में उपलब्ध fp8 टेंसर थ्रूपुट और Ozaki Scheme II इम्यूलेशन का संयोजन पूरे कैनोनिकल HPC कर्नेल स्पेक्ट्रम में पूर्ण fp64 सटीकता के साथ मेमोरी-रूफ निष्पादन को बहाल करने के लिए पर्याप्त है।

मुख्य दावे:

मेमोरी-बाउंड रिजीम में समानता: इम्यूलेशन मेमोरी-बाउंड कर्नेल्स को दंडित नहीं करता है; रजिस्टर-लेवल फ्यूजन के साथ, यह मेमोरी रूफ के साथ समानता प्राप्त करता है, ठीक वैसे ही जैसे एक स्वस्थ नेटिव fp64 चिप करेगा।
कंप्यूट-बाउंड रिजीम में श्रेष्ठता: इम्यूलेशन पिछली पीढ़ी (B200) की नेटिव fp64 क्षमताओं और वर्तमान पीढ़ी की नेटिव fp64 इकाइयों, दोनों को बहुत पीछे छोड़ देता है।
रणनीतिक व्यवहार्यता: इन कर्नेल्स को लागू करने के लिए आवश्यक इंजीनियरिंग निवेश अब "वर्षों के बजाय महीनों" के टाइमस्केल पर सुलभ है, जो आधुनिक AI कोडिंग असिस्टेंट और एल्गोरिदम पैटर्न के मानकीकरण द्वारा सुगम हुआ है।
आर्किटेक्चरल निहितार्थ: भविष्य के GPU डिजाइनों को नेटिव fp64 टेंसर कोर पर जोर देने के बजाय पर्याप्त fp8 टेंसर थ्रूपुट और एक फॉलबैक पाथ (जैसे, स्पेक्ट्रल वर्क के लिए Kulisch INT32 सब-फ्लोर) सुनिश्चित करना चाहिए। पेपर का तर्क है कि "सही एल्गोरिथमिक स्कैफोल्डिंग के साथ, fp8 ही उत्पादन HPC के लिए सब कुछ है।"

पेपर निष्कर्ष निकालता है कि "पोस्ट-fp64 युग" एक प्रतिगमन (regression) नहीं है, बल्कि एक रणनीतिक पुनर्गठन है जहाँ सॉफ्टवेयर-डिफाइंड इम्यूलेशन AI ऑप्टिमाइज़ेशन से प्राप्त सिलिकॉन बचत को उपयोगी, उच्च-परिशुद्धता वैज्ञानिक थ्रूपुट में परिवर्तित करता है।