Error-Corrected Memory and Logic on a Heavy-Hex Superconducting-Qubit Processor
यह शोध पत्र प्रदर्शित करता है कि शोर-सूचित रणनीतियों, जिसमें गतिशील कोड पुनर्रचना, घटक अपवर्जन और उन्नत डिकोडिंग तकनीकें शामिल हैं, का उपयोग करके एक विषम 156-क्यूबिट सुपरकंडक्टिंग प्रोसेसर पर उच्च-प्रदर्शन वाला दोष-सहिष्णु क्वांटम मेमोरी और लॉजिक प्राप्त किया जा सकता है, जो तार्किक त्रुटि दरों को काफी कम करता है और बेल फिडेलिटी (Bell fidelities) को 97% से अधिक तक बढ़ाता है।
मूल पेपर CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/) के तहत लाइसेंस किया गया है। नीचे दिए गए पेपर की यह व्याख्या AI से तैयार की गई है। इसे लेखकों ने न तो लिखा है, न इसका समर्थन किया है। तकनीकी सटीकता के लिए मूल पेपर देखें। पूरा डिस्क्लेमर पढ़ें
एक उपयोगी क्वांटम कंप्यूटर बनाने की खोज को अक्सर शोर (noise) के विरुद्ध एक दौड़ के रूप में वर्णित किया जाता है। क्वांटम दुनिया में, सूचना नाजुक अवस्थाओं में रखी जाती है जो पर्यावरण के मामूली व्यवधान से भी आसानी से बिखर सकती है। इस सूचना की रक्षा करने के लिए, वैज्ञानिक त्रुटि सुधार (error correction) नामक एक तकनीक का उपयोग करते हैं, जो डेटा के एक एकल टुकड़े को कई भौतिक घटकों में फैला देती है। यदि एक घटक विफल हो जाता है, तो अन्य घटक गलती को पहचान सकते हैं और डेटा को नष्ट किए बिना उसे ठीक कर सकते हैं। यह दृष्टिकोण क्वांटम मशीनों को बड़े पैमाने पर ले जाने के लिए आवश्यक है, लेकिन इसके लिए बड़ी संख्या में घटकों के पूर्ण सामंजस्य में काम करने की आवश्यकता होती है। चुनौती यह है कि वास्तविक दुनिया की मशीनें कभी भी पूर्ण नहीं होतीं; क्वांटम सूचना को संग्रहीत करने के लिए उपयोग किए जाने वाले सूक्ष्म सुपरकंडक्टिंग सर्किटों के प्रदर्शन में अक्सर मामूली भिन्नताएं होती हैं, और कुछ घटक या तो खराब होते हैं या बहुत अधिक शोर वाले होते हैं। यदि एक कंप्यूटर इन दोषों को सहन नहीं कर सकता है, तो निर्माण प्रक्रिया इतनी बर्बादी भरी होगी कि एक बड़ी मशीन बनाना असंभव हो जाएगा।
शोधकर्ताओं की एक टीम ने यह प्रदर्शित किया है कि एक बड़े क्वांटम प्रोसेसर को तब भी प्रभावी ढंग से कैसे काम कराया जा सकता है जब उसमें दोषपूर्ण भाग मौजूद हों। IBM बॉस्टन नामक 156-qubit सुपरकंडक्टिंग चिप का उपयोग करते हुए, उन्होंने पूरे उपकरण पर एक जटिल त्रुटि-सुधार प्रयोग चलाया। खराब हिस्सों को काम करने के लिए मजबूर करने के बजाय, उन्होंने उन्हें बस अनदेखा करने की रणनीति विकसित की। यह मानचित्रण करके कि कौन से घटक खराब प्रदर्शन कर रहे हैं और उनके चारों ओर रास्ता बनाने के लिए माप अनुसूची (measurement schedule) को फिर से डिजाइन करके, टीम ने उच्च प्रदर्शन बनाए रखने में सफलता प्राप्त की। उन्होंने पाया कि खराब प्रदर्शन करने वाले हिस्सों को बाहर करने और परिणामों की व्याख्या करने के लिए एक स्मार्ट कंप्यूटर प्रोग्राम का उपयोग करने से, वे त्रुटियों की दर को महत्वपूर्ण रूप से कम कर सके। सूचना को संग्रहीत करने के लिए डिज़ाइन किए गए परीक्षणों में, इस दृष्टिकोण ने मेमोरी की विश्वसनीयता को 35 प्रतिशत तक सुधार दिया। लॉजिकल ऑपरेशंस (तार्किक क्रियाओं) को करने के लिए डिज़ाइन किए गए परीक्षणों में, सुधार और भी नाटकीय था, जो 56 प्रतिशत तक पहुँच गया। शोधकर्ताओं ने यह भी दिखाया कि प्रयोगों को फ़िल्टर करके, जहाँ डेटा के किसी विशिष्ट प्रकार की विफलता जिसे 'लीकेज' कहा जाता है, द्वारा दूषित होने की संभावना थी, वे पोस्ट-सेलेक्टेड रन में 97 प्रतिशत से अधिक की सफलता दर के साथ एंटैंगल्ड स्टेट्स (entangled states) बनाने में अत्यधिक उच्च शुद्धता प्राप्त कर सके।
यह प्रयोग एक चिप पर किया गया था जिसका लेआउट 'हैवी-हेक्सागोनल लैटिस' (heavy-hexagonal lattice) नामक एक अनूठा पैटर्न है, जो क्यूबिट्स को एक विशिष्ट पैटर्न में जोड़ता है जो निर्माण के लिए आसान है लेकिन त्रुटि सुधार के लिए एक साधारण ग्रिड की तुलना में कठिन है। शोधकर्ताओं ने एक डायनेमिक कोड का उपयोग किया, जो एक ऐसी विधि है जो समय के साथ त्रुटियों की जाँच करने के तरीके को बदल देती है, जिससे यह चिप की अनियमितताओं के अनुकूल हो जाता है। उन्होंने चिप पर दो विशिष्ट क्षेत्रों की पहचान की जहाँ घटक लगातार खराब प्रदर्शन कर रहे थे, और अन्य डिवाइस की तुलना में वहाँ त्रुटि दर बहुत अधिक थी। पूरे चिप को त्यागने के बजाय, उन्होंने त्रुटि-सु ditemukan प्रोटोकॉल को उन क्षेत्रों से बचने के लिए फिर से डिजाइन किया। इसमें नए, थोड़े बड़े चेक बनाना शामिल था जो खराब घटकों को छोड़ते हुए आगे बढ़ते थे, जो प्रभावी रूप से मशीन के ढांचे में मौजूद छेदों के चारों ओर त्रुटि सुधार को बुनने जैसा था।
चिप से आने वाले डेटा को समझने के लिए, टीम ने एक परिष्कृत डिकोडिंग रणनीति का उपयोग किया। उन्होंने प्रयोग के दिन सर्किट के विशिष्ट शोर पैटर्न को मापने के लिए ACES नामक विधि का उपयोग किया, जिससे एक विस्तृत मानचित्र तैयार हुआ कि कहाँ त्रुटियाँ होने की संभावना है। इस मानचित्र को एक डिकोडर में फीड किया गया, जो एक क्लासिकल कंप्यूटर एल्गोरिदम है जो एक अनुवादक की तरह कार्य करता है, जो क्वांटम चिप से प्राप्त कच्चे संकेतों की व्याख्या करता है ताकि यह निर्धारित किया जा सके कि क्या कोई त्रुटि हुई थी और उसे कैसे ठीक किया जाए। शोधकर्ताओं ने पाया कि इस विस्तृत, वास्तविक समय की शोर जानकारी का उपयोग करना सामान्य, औसत त्रुटि दरों पर निर्भर रहने की तुलना में कहीं अधिक प्रभावी था। हालाँकि, उन्होंने यह भी पाया कि सर्वोत्तम शोर मानचित्र के बावजूद, दोषपूर्ण घटकों की उपस्थिति प्रदर्शन पर एक कठिन सीमा लगा देती है। डिकोडर खराब हिस्सों की पूरी तरह से भरपाई नहीं कर सकता था; उन्हें पार करने का एकमात्र तरीका उन्हें गणना से भौतिक रूप से बाहर करना था।
टीम ने तीन अलग-अलग तरीकों से अपने दृष्टिकोण का परीक्षण किया। सबसे पहले, उन्होंने मेमोरी प्रयोग किए, जहाँ उन्होंने एक क्वांटम अवस्था को संग्रहीत किया और यह जांचा कि समय के साथ वह कितनी अच्छी तरह जीवित रहती है। उन्होंने पाया कि दोषपूर्ण घटकों को बाहर करने और अपने शोर-सूचित डिकोडर का उपयोग करने से, लॉजिकल एरर रेट काफी कम हो गया। सर्वोत्तम मामलों में, प्रति माप दौर (round of measurement) त्रुटि की संभावना घटकर 2.56 और 4.11 प्रतिशत के बीच रह गई। यह दोषपूर्ण घटकों का उपयोग करने या कम सटीक शोर मॉडलों का उपयोग करने की तुलना में एक महत्वपूर्ण सुधार था। दूसरा, उन्होंने सिस्टम की स्थिरता का परीक्षण करने के लिए कई राउंड के लिए त्रुटि सुधार चलाकर देखा कि क्या सिस्टम समय के साथ त्रुटियों को कम कर सकता है। दोषों को बाहर किए बिना, त्रुटि दर लगभग 12 राउंड के बाद रुक जाती थी, और एक पठार (plateau) पर पहुँच जाती थी। दोषपूर्ण घटकों को बाहर करने के बाद, त्रुटि दर 30 राउंड तक लगातार गिरती रही, जिससे पता चला कि खराब हिस्सों को हटाने पर सिस्टम वास्तव में त्रुटियों को दबा सकता है।
अंत में, शोधकर्ताओं ने मशीन की लॉजिकल ऑपरेशंस करने की क्षमता का परीक्षण किया, विशेष रूप से 'लैटिस सर्जरी' (lattice surgery) नामक एक प्रक्रिया, जो दो अलग-अलग लॉजिकल क्यूबिट्स को आपस में जोड़ने और परस्पर क्रिया करने की अनुमति देती है। यह जटिल गणनाएँ करने के लिए एक महत्वपूर्ण कदम है। उन्होंने पाया कि उन रन को फ़िल्टर करके जहाँ प्रारंभिक अवस्था के सुरक्षित कम्प्यूटेशनल स्पेस से लीक होने की संभावना थी, वे उच्च गुणवत्ता वाले परिणाम प्राप्त कर सके। जब उन्होंने इस प्री-सिलेक्शन को एक पोस्ट-सिलेक्शन तकनीक के साथ जोड़ा जिसने केवल सबसे विश्वसनीय परिणामों को रखा, तो वे 97 प्रतिशत से ऊपर की फिडेलिटी (fidelity) के साथ एंटैंगल्ड स्टेट्स उत्पन्न करने में सक्षम रहे। इसका अर्थ है कि परिणामी क्वांटम अवस्थाएं आदर्श सैद्धांतिक अवस्थाओं के अत्यंत निकट थीं, जो गुणवत्ता का वह स्तर है जो भविष्य के बड़े पैमाने के क्वांटम कंप्यूटरों के लिए आवश्यक है।
यह अध्ययन क्वांटम कंप्यूटिंग के भविष्य के लिए एक महत्वपूर्ण सबक देता है: उच्च प्रदर्शन प्राप्त करने के लिए विनिर्माण में पूर्णता (perfection) अनिवार्य नहीं है। जबकि चिप पर घटक हमेशा भिन्न होंगे, और कुछ अनिवार्य रूप से खराब होंगे, सिस्टम को इन दोषों के इर्द-गिर्द काम करने के लिए डिज़ाइन किया जा सकता है। शोधकर्ताओं ने दिखाया कि सक्रिय दोष निष्कासन (active defect exclusion) को स्मार्ट डिकोडिंग और सावधानीपूर्वक फ़िल्टरिंग के साथ जोड़कर, एक क्वांटम प्रोसेसर दोषपूर्ण हार्डवेयर के साथ काम करते हुए भी उच्च फिडेलिटी बनाए रख सकता है। यह दृष्टिकोण सुझाव देता है कि जैसे-जैसे क्वांटम चिप्स बड़े और अधिक जटिल होते जाएंगे, दोषों को सहन करने और उनके इर्द-गिर्द काम करने की क्षमता व्यक्तिगत घटकों की कच्ची गुणवत्ता के समान ही महत्वपूर्ण होगी। यह कार्य वर्तमान पीढ़ी के हार्डवेयर पर उपयोगी क्वांटम कंप्यूटर बनाने के लिए एक व्यावहारिक मार्ग प्रदान करता है, यह सिद्ध करते हुए कि उच्च प्रदर्शन संभव है, भले ही मशीन पूर्ण न हो।
अपने क्षेत्र के पेपरों की भीड़ में उलझे हुए हैं?
आपके रिसर्च कीवर्ड से मेल खाने वाले सबसे नए और अलग सोच वाले पेपरों का रोज़ाना Digest पाएँ—तकनीकी सारांश के साथ, आपकी भाषा में।