Error-Corrected Memory and Logic on a Heavy-Hex Superconducting-Qubit Processor
Este artigo demonstra que uma memória e lógica quântica tolerantes a falhas de alto desempenho podem ser alcançadas em um processador supercondutor heterogêneo de 156 qubits ao empregar estratégias informadas pelo ruído, incluindo o redesenho dinâmico de códigos, a exclusão de componentes e técnicas avançadas de decodificação, as quais reduzem significativamente as taxas de erro lógico e elevam as fidelidades de Bell para mais de 97%.
Artigo original sob licença CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/). Esta é uma explicação gerada por IA do artigo abaixo. Não foi escrita nem endossada pelos autores. Para precisão técnica, consulte o artigo original. Ler aviso legal completo
A busca para construir um computador quântico útil é frequentemente descrita como uma corrida contra o ruído. No mundo quântico, a informação é mantida em estados frágeis que podem ser facilmente desordenados pela menor perturbação do ambiente. Para proteger essa informação, os cientistas utilizam uma técnica chamada correção de erros, que espalha um único pedaço de dado por muitos componentes físicos. Se um componente falhar, os outros podem revelar o erro e corrigi-lo sem destruir os dados. Essa abordagem é essencial para escalar máquinas quânticas, mas requer um número massivo de componentes trabalhando em perfeita harmonia. O desafio é que as máquinas do mundo real nunca são perfeitas; os minúsculos circuitos supercondutores usados para armazenar informação quântica costem ter pequenas variações em seu desempenho, e alguns componentes estão simplesmente quebrados ou são muito mais ruidosos que outros. Se um computador não puder tolerar essas falhas, o processo de fabricação seria tão dispendioso que construir uma máquina grande seria impossível.
Uma equipe de pesquisadores demonstrou uma maneira de fazer um grande processador quântico funcionar efetivamente mesmo quando contém partes defeituosas. Usando um chip supercondutor de 156 qubits conhecido como IBM Boston, eles executaram um experimento complexo de correção de erros em todo o dispositivo. Em vez de tentar forçar as partes quebradas a funcionar, eles desenvolveram uma estratégia para simplesmente ignorá-las. Ao mapear quais componentes estavam desempenhando mal e redesenhar o cronograma de medição para contorná-los, a equipe conseguiu manter um alto desempenho. Eles descobriram que, ao excluir as partes de pior desempenho e usar um programa de computador inteligente para interpretar os resultados, poderiam reduzir significativamente a taxa de erros. Em testes projetados para armazenar informação, essa abordagem melhorou a confiabilidade da memória em até 35 por cento. Em testes projetados para realizar operações lógicas, a melhoria foi ainda mais dramática, atingindo 56 por cento. Os pesquisadores também mostraram que, ao filtrar experimentos onde os dados provavelmente foram corrompidos por um tipo específico de falha chamada vazamento (leakage), eles puderam alcançar uma fidelidade extremamente alta na criação de estados emaranhados, com taxas de sucesso superiores a 97 por cento em execuções pós-selecionadas.
O experimento foi conduzido em um chip com um layout único chamado rede hexa-hexagonal, que conecta os qubits em um padrão específico que é mais fácil de fabricar, mas mais difícil de usar para correção de erros do que uma grade simples. Os pesquisadores usaram um código dinâmico, um método que muda a forma como verifica erros ao longo do tempo, permitindo que se adapte às irregularidades do chip. Eles identificaram duas áreas específicas no chip onde os componentes apresentavam um desempenho consistentemente inferior, com taxas de erro muito mais altas que o resto do dispositivo. Em vez de descartar o chip inteiro, eles redesenharam o protocolo de correção de erros para evitar essas áreas completamente. Isso envolveu a criação de verificações novas, ligeiramente maiores, que saltavam sobre os componentes ruins, efetivamente tecendo a correção de erros ao redor dos buracos no tecido da máquina.
Para dar sentido aos dados vindos do chip, a equipe empregou uma estratégia de decodificação sofisticada. Eles usaram um método chamado ACES para medir os padrões específicos de ruído do circuito no dia do experimento, criando um mapa detalhado de onde os erros provavelmente ocorreriam. Esse mapa foi alimentado em um decodificador, um algoritmo de computador clássico que atua como um tradutor, interpretando os sinais brutos do chip quântico para determinar se um erro havia ocorrido e como corrigi-lo. Os pesquisadores descobriram que usar essa informação de ruído detalhada e em tempo real era muito mais eficaz do que confiar em taxas de erro genéricas e médias. No entanto, eles também descobriram que, mesmo com o melhor mapa de ruído, a presença de componentes defeituosos estabelecia um limite rígido de desempenho. O decodificador não conseguia compensar totalmente as partes ruins; a única maneira de superá-las era excluir fisicamente esses componentes do cálculo.
A equipe testou sua abordagem de três maneiras diferentes. Primeiro, realizaram experimentos de memória, nos quais armazenaram um estado quântico e verificaram quão bem ele sobreviveu ao longo do tempo. Eles descobriram que, ao excluir os componentes defeituosos e usar seu decodificador informado pelo ruído, a taxa de erro lógico caiu significamente. Nos melhores casos, a probabilidade de erro por rodada de medição foi reduzida para entre 2,56 e de 4,11 por cento. Isso foi uma melhoria substancial em relação ao uso dos componentes defeituosos ou ao uso de modelos de ruído menos precisos. Segundo, testaram a estabilidade do sistema executando a correção de erros por muitas rodadas para ver se o sistema conseguia suprimir erros ao longo do tempo. Sem excluir os defeitos, a taxa de erro pararia de melhorar após cerca de 12 rodadas, atingindo um platô. Com os componentes defeituosos excluídos, a taxa de erro continuou a cair até as 30 rodadas, mostrando que o sistema poderia realmente suprimir erros quando as partes ruins eram removidas.
Finalmente, os pesquisadores testaram a capacidade da máquina de realizar operações lógicas, especificamente um processo chamado cirurgia de rede (lattice surgery), que permite que dois qubits lógicos separados se fundam e interajam. Este é um passo crítico para realizar cálculos complexos. Eles descobriram que, ao filtrar execuções onde o estado inicial provavelmente havia vazado para fora do espaço computacional seguro, poderiam alcançar resultados de alta qualidade. Quando combinaram essa pré-seleção com uma técnica de pós-seleção que mantinha apenas os resultados mais confiáveis, foram capazes de gerar estados emaranhados com fidelidade acima de 97 por cento. Isso significa que os estados quânticos resultantes estavam extremamente próximos dos estados teóricos ideais, um nível de qualidade que é necessário para futuros computadores quânticos de grande escala.
O estudo destaca uma lição crucial para o futuro da computação quântica: a perfeição na fabricação não é estritamente necessária para alcançar alto desempenho. Embora os componentes em um chip sempre variem, e alguns sejam inevitavelmente quebrados, o sistema pode ser projetado para trabalhar em torno dessas falhas. Os pesquisadores mostraram que, ao combinar a exclusão ativa de defeitos com uma decodificação inteligente e filtragem cuidadosa, um processador quântico pode manter alta fidelidade mesmo trabalhando com hardware imperfeito. Essa abordagem sugere que, à medida que os chips quânticos se tornarem maiores e mais complexos, a capacidade de tolerar e trabalhar em torno de defeitos será tão importante quanto a qualidade bruta dos componentes individuais. O trabalho fornece um caminho prático para a construção de computadores quânticos úteis no hardware de geração atual, provando que o alto desempenho é possível mesmo quando a máquina não é perfeita.
Afogado em artigos na sua área?
Receba digests diários dos artigos mais recentes que correspondam às suas palavras-chave de pesquisa — com resumos técnicos, no seu idioma.