🔬 applied physics

Compact Modeling of Oxide-Semiconductor, 2D Material, Carbon Nanotube, and Cryogenic Transistors with Experiment Verification

Questo articolo presenta e valida sperimentalmente un modello compatto unificato che simula accuratamente le caratteristiche elettriche di diverse tecnologie emergenti di transistor — inclusi OSFET, 2DFET, CNFET e MOSFET criogenici — integrando il confinamento quantistico, le cariche di trappola, gli stati di coda di banda e i meccanismi di trasporto dipendenti dalla temperatura attraverso vari regimi operativi.

Autori originali: Chien-Ting Tung

Pubblicato 2026-08-31

📖 6 min di lettura🧠 Approfondimento

CC BY 4.0

Autori originali: Chien-Ting Tung

Articolo originale sotto licenza CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/). ✨ Questa è una spiegazione generata dall'IA dell'articolo qui sotto. Non è stata scritta né approvata dagli autori. Per precisione tecnica, consulta l'articolo originale. Leggi il disclaimer completo

La spinta incessante a rendere i computer più veloci e piccoli si è basata per lungo tempo sulla riduzione delle dimensioni dei minuscoli interruttori al loro interno, noti come transistor. Per decenni, questi interruttori sono stati costruiti con il silicio, un materiale che ha servito bene l'industria. Tuttavia, man mano che gli ingegneri spingono questi componenti verso i loro limiti fisici, stanno cercando nuovi materiali che possano essere impilati sopra i chip esistenti o operare nel freddo estremo senza guastarsi. Questi materiali emergenti includono semiconduttori a ossido amorfo utilizzati negli schermi, fogli bidimensionali sottili quanto un atomo e minuscoli tubi di carbonio. La sfida non è solo costruire questi dispositivi, ma capire esattamente come si comportano affinché gli ingegneri possano progettare circuiti attorno ad essi. Per fare ciò, gli scienziati utilizzano modelli compatti, che sono descrizioni matematiche semplificate che fungono da progetto su come un transistor risponderà all'elettricità. Senza un progetto affidabile, è impossibile prevedere come queste nuove tecnologie si comporteranno in un computer reale.

In questo lavoro, un ricercatore ha creato un progetto unico e unificato che può descrivere quattro tipi molto diversi di questi transistor emergenti: interruttori a semiconduttore ossido, interruttori a materiale bidimensionale, interruttori a nanotubi di carbonio e transistor al silicio standard che operano a temperature estremamente basse. Invece di costruire un set separato di regole per ogni materiale, l'autore ha sviluppato un quadro flessibile che tiene conto delle peculiarità uniche di ciascuno. Il modello considera come gli elettroni rimangano intrappolati nelle imperfezioni del materiale, come si comportano quando vengono compressi in spazi incredibilmente sottili e come si muovono quando il dispositivo viene raffreddato vicino allo zero assoluto. Testando questo quadro contro misurazioni del mondo reale da dispositivi fabbricati e dati pubblicati, il ricercatore ha dimostrato che un singolo insieme di principi poteva prevedere accuratamente il comportamento di tutte queste diverse tecnologie.

Il nucleo di questo traguardo risiede nel modo in cui il modello gestisce le forze invisibili all'interno del transistor. In questi dispositivi minuscoli, gli elettroni non fluiscono semplicemente come l'acqua in un tubo; interagiscono con il materiale in modi complessi. Il modello include un modo per calcolare la carica degli elettroni che rimangono bloccati nei difetti, il che è cruciale per i semiconduttori ossido che tendono ad avere più di queste imperfezioni rispetto al silicio. Tiene inoltre conto del fatto che in materiali molto sottili, gli elettroni si comportano diversamente rispetto al silicio massivo, un fenomeno noto come confinamento quantistico. Inoltre, il modello colma il divario tra due modi in cui gli elettroni si muovono: il movimento lento e a scatti visto nei canali lunghi, e il volo veloce e senza impedimenti visto nei canali molto corti. Ciò consente alla stessa equazione di descrivere un transistor lungo quasi un micrometro e uno largo solo pochi nanometri.

Per dimostrare che il modello funziona, il ricercatore lo ha testato prima su un transistor appena fabbricato realizzato con ossido di indio e gallio, un tipo di semiconduttore ossido. Il dispositivo è stato costruito su un chip di silicio con una lunghezza di gate che varia da 40 nanometri a quasi un micrometro. Il modello ha corrisposto con successo ai dati elettrici misurati, ma solo quando il ricercatore ha incluso l'effetto delle cariche intrappolate. Senza tenere conto di questi elettroni intrappolati, il modello non riusciva a prevedere come il dispositivo si accendesse. La corrispondenza è stata così precisa da rivelare il livello energetico di queste trappole, equivalente a una temperatura di 700 Kelvin, un dettaglio che sarebbe stato trascurato con un modello più semplice. Questa validazione ha confermato che il modello poteva gestire la realtà disordinata dei materiali reali, non solo la teoria idealizzata.

Il ricercatore ha poi applicato lo stesso modello ad altri due materiali all'avanguardia: il disolfuro di molibdeno, un materiale bidimensionale, e i nanotubi di carbonio. Per il transistor a disolfuro di molibdeno, che aveva un canale di 10 nanometri, il modello ha previsto accuratamente il suo comportamento, rivelando che la resistenza di contatto tra il metallo e il materiale era piuttosto bassa. Per i transistor a nanotubi di carbonio, il modello ha catturato una proprietà elettrica unica in cui la capacità, ovvero l'abilità di immagazzinare carica, cambia in modo non lineare a causa della natura unidimensionale dei tubi. Il modello ha riprodotto con successo i dati misurati per dispositivi con lunghezze di canale di 90 e 10 nanometri, mostrando che la stessa fisica sottostante poteva spiegare entrambi i materiali nonostante le loro diverse strutture.

Infine, il modello è stato testato in condizioni estreme simulando un transistor al silicio raffreddato dalla temperatura ambiente fino a 8 Kelvin. In questo ambiente freddo, il movimento degli elettroni è pesantemente influenzato dagli "stati di coda di banda" (band-tail states), ovvero livelli di energia che appaiono appena sotto la banda di energia principale dove gli elettroni solitamente risiedono. Il modello ha incorporato questi stati e ha previsto con successo che la capacità del transistor di accendersi e spegnersi si stabilizzerebbe a temperature molto basse, corrispondendo alle osservazioni sperimentali. Ciò ha confermato che il modello poteva gestire la fisica complessa dell'operatività criogenica, essenziale per le future applicazioni di calcolo quantistico.

Con il modello validato attraverso questi diversi materiali e condizioni, il ricercatore lo ha utilizzato per simulare come questi transistor si comporterebbero in un semplice circuito digitale, nello specifico un oscillatore ad anello composto da 17 stadi. La simulazione assumeva condizioni ideali senza la resistenza del cablaggio esterno per trovare le prestazioni ottimali. I risultati hanno mostrato che il transistor a nanotubi di carbonio poteva commutare incredibilmente velocemente, con un ritardo di soli 0,15 picosecondi, mentre il transistor a disolfuro di molibdeno era più lento, con un ritardo di 1,7 picosecondi. Tuttavia, la simulazione ha anche evidenziato un punto debole nel design dei nanotubi di carbonio: soffriva di una grande perdita di corrente quando la tensione era alta, suggerendo che, sebbene sia veloce, potrebbe necessitare di una migliore ingegneria per controllare tale perdita. Il transistor a semiconduttore ossido, pur non essendo il più veloce, mostrava un eccellente controllo sul flusso di corrente, rendendolo un forte candidato per applicazioni specifiche.

Questo lavoro fornisce uno strumento potente per l'industria dei semiconduttori, offrendo un modo unico e coerente per progettare e valutare la prossima generazione di transistor. Dimostrando che un approccio unificato può descrivere accuratamente tutto, dai semiconduttori ossido ai nanotubi di carbonio e al silicio criogenico, la ricerca rimuove una barriera significativa allo sviluppo di nuove tecnologie. Essa permette agli ingegneri di prevedere come questi dispositivi si comporteranno prima ancora che vengano costruiti, accelerando la strada verso sistemi elettronici più avanzati ed efficienti. Le scoperte suggeriscono che, sebbene ogni materiale abbia i propri punti di forza e di debolezza, essi possono tutti essere compresi attraverso una lente fisica comune, aprendo la strada a un futuro in cui materiali diversi lavorino insieme nello stesso chip.

Sintesi Tecnica: Modellazione Compatta Unificata di Transistor Emergenti

Definizione del Probleo
Le tecnologie emergenti dei transistor, tra cui i transistor a effetto di campo ossido-semiconduttore (OSFET), i transistor a semiconduttore 2D (2DFET), i transistor a nanotubi di carbonio (CNFET) e i MOSFET criogenici, sono fondamentali per i futuri circuiti integrati tridimensionali (3DIC) e per le applicazioni di back-end-of-line (BEOL). Sebbene questi dispositivi offrano vantaggi quali la compatibilità con i processi produttivi, la trasparenza ottica e un controllo elettrostatico migliorato grazie ai corpi atomicamente sottili, rimane una barriera significativa: la mancanza di un modello compatto unificato che sia lo standard industriale. La letteratura esistente contiene modelli frammentati per dispositivi specifici, ma non esiste attualmente un unico framework in grado di descrivere simultaneamente la diversità fisica di OSFET, 2DFET e CNFET. Questa assenza ostacola l'individuazione delle tecnologie (technology pathfinding) e l'ottimizzazione co-progettuale tecnologia-design (DTCO) per queste tecnologie emergenti. Inoltre, modellare accuratamente l'operazione criogenica e gli effetti quantistici unici (come gli stati di coda di banda e la capacità quantistica) inerenti a questi materiali rappresenta una sfida per gli approcci standard di modellazione compatta.

Metodologia
Il documento propone un modello compatto unificato che integra formulazioni basate sulla fisica per coprire una vasta gamma di architetture di dispositivi e condizioni operative. La metodologia principale prevede tre componenti primarie:

Formulazione Unificata della Densità di Carica: Il modello estende i precedenti modelli di carica dei MOSFET per includere il confinamento quantistico, le cariche di trappola e gli stati di coda di banda. Una formulazione unificata della densità di carica tiene conto della densità degli stati (DOS) 1D/2D e delle cariche di trappola. Nello specifico, introduce una tensione termica effettiva ( $\phi_{eff}$ ) motivata fisicamente per descrivere la transizione tra la tensione termica e la tensione di coda di banda, evitando il clamping empirico. Ciò consente al modello di gestire la distribuzione di carica esponenziale tipica dei semiconduttori ossidi amorfi e delle condizioni criogeniche.
Modello di Trasporto Basato sulla Fisica: Per catturare fluidamente il trasporto dei portatori dal regime diffusivo a canale lungo al limite balistico a canale corto, il modello incorpora un fattore di trasmissione ( $\mathcal{T}$ ) basato sul cammino libero medio (MFP). La corrente di canale viene calcolata moltiplicando la carica al vertice della barriera per una velocità effettiva dei portatori, che è limitata dalla velocità termica attraverso una funzione di saturazione. Il modello include anche la scalabilità dipendente dalla lunghezza per la tensione di soglia ( $V_T$ ) e il fattore di idealità ( $n$ ) per tenere conto degli effetti a canale corto come il $V_T$ roll-off e il DIBL.
Estensioni di Temperatura e Scalabilità: Il modello include un set minimo di parametri dipendenti dalla temperatura per estendere la validità dalla temperatura ambiente alle temperature criogeniche (fino a 8 K). Ciò include la dipendenza dalla temperatura per il bandgap (che influenza il $V_T$ ), la velocità termica, la mobilità e la velocità di saturazione. Modelli di scalabilità sono incorporati per descrivere gli effetti elettrostatici 2D, e parametri specifici sono regolati per la densità degli stati 1D (CNFET) e 2D (2DFET).

Contributi Chiave

Framework Unificato: Lo sviluppo di un singolo modello compatto capace di simulare OSFET, 2DFET, CNFET e MOSFET criogenici senza richiedere strutture di modello distinte per ciascuna tecnologia.
Integrazione degli Stati di Coda di Banda: L'introduzione di una formulazione della densità di carica unificata che incorpora esplicitamente gli stati di coda di banda e le cariche di trappola, consentendo una modellazione accurata del comportamento sottosoglia nei materiali amorfi e nell'operazione criogenica.
Gestione della Capacità Quantistica: Il modello differenzia con successo tra la capacità quantistica lineare dei materiali 2D ( $n_q=1$ ) e la capacità quantistica non lineare dei nanotubi di carbonio 1D ( $n_q \approx 2.6$ ), riproducendo accuratamente le caratteristiche capacità-tensione.
Validazione Sperimentale: Il modello è validato rispetto a un set diversificato di dati sperimentali, tra cui:
- FET a modo di potenziamento (enhancement-mode) di In $_2$ O $_3$ fabbricati (OSFET) con lunghezze di canale da 40 nm a 970 nm.
- Dati pubblicati per FET di MoS $_2$ a 10 nm (2DFET).
- Dati pubblicati per CNFET da 90 nm e 10 nm.
- Dati di FinFET misurati da 300 K fino a 8 K.

Risultati
Il modello proposto dimostra un eccellente accordo con i dati sperimentali in tutti i tipi di dispositivi e condizioni operative testati:

OSFET: Per i FET In $_2$ O $_3$ , l'inclusione delle cariche di trappola si è rivelata critica; i modelli senza cariche di trappola non sono riusciti a catturare la transizione fluida nella regione di debole inversione. Il modello ha previsto accuratamente le caratteristiche $I_d$ - $V_g$ e $I_d$ - $V_d$ per dispositivi che vanno da 40 nm a 970 nm utilizzando un singolo set di parametri di fitting (eccetto per la capacità di trappola).
2DFET: Per i FET di MoS $_2$ a 10 nm, il modello ha estratto una resistenza di contatto di 85 $\Omega\cdot\mu$ m e ha confermato che il trasporto rimane diffusivo anche a 10 nm a causa di un breve cammino libero medio (2,3 nm). L'analisi ha notato che il canale di MoS $_2$ atomicamente sottile fornisce un eccellente DIBL (40 mV) alla lunghezza di canale di 10 nm.
CNFET: Il modello ha riprodotto accuratamente gli effetti della capacità quantistica non lineare nei CNFET impostando $n_q=2.6$ . Ha adattato con successo i dati $I_d$ - $V_g$ e $I_d$ - $V_d$ per dispositivi da 90 nm e 10 nm. I risultati hanno evidenziato che il CNFET da 10 nm estratto sperimenta un elevato DIBL (280 mV), implicando una significativa corrente di perdita.
MOSFET Criogenici: Il modello ha riprodotto accuratamente le caratteristiche dei FinFET da 300 K a 8 K, catturando la saturazione della pendenza sottosoglia (subthreshold swing) al di sotto di 50 K attribuita agli stati di coda di banda.

Le simulazioni a livello di circuito utilizzando i modelli calibrati (implementati in Verilog-A) hanno previsto i ritardi intrinseci per oscillatori ad anello a 17 stadi. I risultati hanno indicato un ritardo intrinseco di 1,7 ps per i FET di MoS $_2$ e di 0,15 ps per i CNFET al nodo tecnologico di 1,5 nm. L'analisi ha evidenziato che mentre i CNFET offrono una velocità superiore grazie all'alta velocità termica, soffrono di un DIBL significativo (280 mV), mentre i FET di MoS $_2$ offrono un eccellente controllo elettrostatico (40 mV DIBL) ma sono limitati da una minore velocità dei portatori.

Significatività
Il documento afferma che questo lavoro fornisce un framework predittivo per valutare le future tecnologie di transistor emergenti. Stabilendo un modello compatto unificato che tiene conto del confinamento quantistico, delle cariche di trappola, degli stati di coda di banda e del trasporto balistico, lo studio affronta l'attuale lacuna nella modellazione compatta standard dell'industria per OSFET, 2DFET e CNFET. L'autore afferma che questo framework supporta l'individuazione delle tecnologie e il DTCO per queste tecnologie emergenti, in particolare per l'integrazione monolitica 3D compatibile con il BEOL e le applicazioni cryo-CMOS. La riuscita validazione rispetto a diversi dataset sperimentali dimostra che le cariche di trappola e la capacità quantistica sono fattori critici che devono essere inclusi per ottenere una modellazione compatta accurata per queste tecnologie di dispositivi avanzati.

Articoli simili